Quartus17.0使用说明

北辰-尘

于 2022-07-25 12:26:37 发布

阅读量4.6k

点赞数 2

文章标签： fpga开发学习

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/J_UN_CHEN_/article/details/125971685

版权

本文详细介绍了使用Quartus 17.0进行FPGA开发的步骤，包括如何建立工程、输入代码、编译以及仿真。在建立工程时，选择Cyclone IV E系列器件，并配置ModelSim-Altera。在代码输入阶段，创建VHDL文件并编写代码。在编译环节，设置未使用引脚为三态输入。仿真部分涉及ModelSim的配置和Test Bench的创建，指导读者完成RTL仿真并观察波形结果。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、建立工程

1、打开 Quartus Prime Lite 17.0 开发环境。菜单 File->New Project Wizard.
在这里插入图片描述

2、 Directory, Name, Top-Level Entity 页选择合适的工程存储路径（路径不要有中文，最好不要在桌面），输入工程名和顶层实体名。
三项最好保持一致，例如：
工程存储路径 D:/shiyan
工程名 shiyan
顶层实体名 shiyan
在这里插入图片描述

在这里插入图片描述
3、Project Type 选 Empty project,即建立一个空的工程。

4、Add Files 页直接 Next。

最低0.47元/天解锁文章

评论 1

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。