第1关:有限状态机(1)
任务描述
本关任务:请采用硬件描述语言完成下图所示的Moore型状态机的建模。该状态机有两个状态A和B、一个输入和一个输出,采用同步低电平复位,复位状态为B。
知识点
为了完成本关任务,需要掌握的知识点如下:
有限状态机
同步时序逻辑电路中,所有的存储部件(触发器/寄存器)的状态转换均由统一时钟进行控制,这种方式电路设计简单、可控性强、易于时序约束从而便于EDA工具生成高性能电路,是大多数数字系统采用的主要电路形态。通常,所有的同步时序电路(组合逻辑+时序逻辑)都可以采用有限状态机(Finite State Machine,FSM)实现。
module fsm1(
input sys_clk,
input sys_rst_n,
input in,
output out
);
// 代码量预计20行
localparam A=