计算机体系结构期末复习

1. 计算机体系结构定义？什么是透明性？

程序员所看到的计算机属性，即概念性结构和功能特性。

在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。

2. 常见的计算机体系结构分类方法？

冯氏分类法、Flynn分类法

3. Flynn分类法是按照什么把计算机系统的结构分为哪四类？

按照指令流和数据流的多倍性进行分类

单指令流单数据流SISD

单指令流多数据流SIMD

多指令流单数据流MISD

多指令流多数据流MIMD

4. 冯氏分类法按照什么进行分类？

系统最大并行度进行分类

5. Amdahl定律

加快某部件执行速度所能获得的系统加速比，受限于该部件的执行时间占系统总时间的百分比。

6. 系统加速比

1/（（1-可改进比例）+可改进比例/部件加速比）

7. CPU性能公式

CPI * IC *时钟周期时间

8. 冯诺依曼结构，存储程序原理的基本点

指令驱动

9. 冯诺依曼结构

以运算器为中心；

指令和数据同等对待；

存储器按地址访问、线性编址的一维结构，位数固定；

指令顺序执行；

二进制表示，二进制运算；

指令由操作码和地址码组成

10. 冯诺依曼系统的改进？

1.输入输出方式改进

2采用并行处理技术

3存储器组织结构发展

4 指令集的发展

11. 向上（下）兼容、向前（后）兼容

12.什么是并行性？

计算机在同一时刻或者同一时间间隔内进行多次运算或操作，包括同时性和并发性。

13. 什么是同时性？

两个或两个以上的事件在同一时刻发生。

14.什么是并发性？

两个或两个以上的事件在同一时间间隔内发生。

15.从数据处理的角度来看，并行性等级由低到高？

字串位串，最基本，不存在并行性

字串位并，开始出现~

字并位串、较高的~

全并行（字并位并），最高一级~

16.从执行程序角度来看，并行性等级由低到高？

指令内部并行，单条指令的微操作之间

指令级并行，并行执行两条以上指令

线程级并行

任务级或过程级并行

作业或程序级并行

17.提升并行性的技术途径？

时间重叠、资源重复、资源共享

18. 指令系统结构的分类（CPU中用来存储操作数的存储单元）

堆栈型结构

累加器结构

通用寄存器结构：根据操作数不同又细分。

RM型（寄存器-储存器型操作数可来自存储器）

RR型（寄存器-寄存器结构操作数都来自通用寄存器）

19.对于指令集的基本要求？

完整性：功能齐全，使用方便

规整性：对称、均匀

高效率：速度快、频率高

兼容性

20.考虑哪些功能用硬件或软件实现，考虑的主要因素？

速度、成本、灵活性

21.用硬件实现的特点？

速度快、成本高、灵活性差

22.用软件实现的特点？

速度慢、成本低、灵活性好

23.流水线技术及特点？

流水指将一个重复的时序过程，分解成若干个子过程，每个子过程都可以有效的在其专用功能段上与其他子过程共同执行。

特点：

（1）流水把一个处理过程分解为若干个子过程，每个子过程由一个专门的功能部件来实现。

（2）流水线的每一个功能部件的后面都要有一个缓冲寄存器，称为流水寄存器。作用是在相邻的两段之间传送数据，并且把各段相互隔离。

（3）流水线各段的时间应尽量相等。

（4）流水线需要有通过时间和排空时间。

（5）流水技术适合于大量重复的时序过程。

24. 流水的分类：

1，单功能流水（完成单一功能）和多功能流水（各段可进行不同连接）。

2，静态流水（各段按同一功能的连接方式工作）和动态流水（一些段实现某种运算，另一些段实现其他运算）。

3，部件级，处理机级及处理机间流水线。

4，标量流水处理机和向量流水处理机。（有无向量数据表示）

5，线性流水和非线性流水。（有无反馈机制）

25. 流水性能分析

吞吐率：是单位时间内流水线所完成的任务数或输出结果数量。

最大吞吐率：稳定流水的吞吐率TPmax=1/▲t（与最慢的那一段执行时间有关）

加速比：指m段流水线的速度和等功能非流水速度之比（不用流水的X轴坐标/用流水的X轴坐标）

效率：流水设备的利用率（运行的格子/总格子数）

26. 什么是相关？流水中的相关？

相关是指两条指令之间存在某种依赖关系。

数据相关（真数据相关）：当前一条指令需要用到前面指令的执行结果，而这些指令都在流水折叠执行。

名相关：名是指指令所访问的寄存器或存储器单元的名称。两条指令使用相同的名，但是没有数据流动。

控制相关：指由分支指令引起的相关。

27. 流水线冲突？

结构冲突：指令在同步重叠执行过程中，硬件资源满足不了指令重叠执行的要求。

数据冲突：当前一条指令需要用到前面指令的执行结果，而这些指令都在流水折叠执行。

（定向技术、指令调度）来解决。

控制冲突：当流水线遇到分支指令和其他能改变pc值的指令就会发生控制相关。

28. 经典五段流水线

取指令周期IF

指令译码/读寄存器周期ID

执行、有效地址计算周期EX

存储器访问/分支完成周期MEM

写回周期WB

分支指令需要4个时钟周期（如果提前到ID周期，只需要2个周期）

store需要4个周期

其他指令需要5个周期

29 CPI流水线

CPI理想+停顿（结构冲突+数据冲突+控制冲突）