触发器建立&保持时间

触发器建立、保持时间

可以参考的博客：
【vivado学习五】 时序分析–基本概念

一、FPGA设计-时序约束（上篇，理论篇）

建立时间（Setup time ）和保持时间（Hold time）

上述的锁存沿会将数据保存下来，但是必须要满足一定的条件：

• 建立时间Tsu：在时钟有效沿之前，数据必须保持稳定的最小时间；

• 保持时间Th：在时钟有效沿之后，数据必须保持稳定的最小时间；

当建立时间（Setup time ）或者保持时间（Hold time）不满足条件时，就会产生亚稳态。

1. 建立时间满足条件（Setup time violation）

$$T_{clk}>=T_{CO}+T_{data}+T_{setup}+T_{routing}-T_{skew}$$

• $T_{clk}$ ：时钟周期；
• T d a t a T_{data}