【vivado学习五】 时序分析--基本概念

本文介绍了Vivado时序分析的基础知识,包括建立时间(Tsu)和保持时间(Th)的概念,发起沿和捕获沿的定义,以及时序模型的关键参数如数据到达时间、数据建立需求时间和保持需求时间。同时阐述了建立时间裕量和保持时间裕量的重要性,它们对于确保数据有效传输和避免亚稳态至关重要。
摘要由CSDN通过智能技术生成

【vivado学习五】 时序分析–基本概念

原文链接:时序分析

典型的时序模型由发起寄存器、组合逻辑和捕获寄存器3部分组成,如图1所示形成了三条时钟路径:原时钟路径(Source Clock path)、数据时钟路径(Data path)、目的时钟路径(Destination Clock path)。
在这里插入图片描述
图1 时序模型1

1 建立时间(setup)和保持时间(hold)

如图1所示,时钟上升边沿(Capture Edge 、Next Launch Edge)会将数据保存下来,但是必须要满足一定的条件:
A,建立时间Tsu:在时钟有效沿之前,数据必须保持稳定的最小时间;
B,保持时间Th

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

LEEE@FPGA

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值