【Linux 裸机篇（七）】I.MX6U 中断系统

已于 2023-04-26 19:23:45 修改
阅读量1.1k 收藏 2
点赞数
文章标签： linux
于 2023-04-24 22:17:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/K3169/article/details/130348979
版权

目录

一、中断向量表

中断向量表是一个表，这个表里面存放的是中断向量。中断服务程序的入口地址或存放中断服务程序的首地址成为中断向量，因此中断向量表是一系列中断服务程序入口地址组成的表。这些中断服务程序(函数)在中断向量表中的位置是由半导体厂商定好的，当某个中断被触发以后就会自动跳转到中断向量表中对应的中断服务程序(函数)入口地址处。中断向量表在整个程序的最前面。

中断向量表都是链接到代码的最前面，比如一般 ARM 处理器都是从地址 0X00000000 开始执行指令的，那么中断向量表就是从 0X00000000 开始存放的。


1. 中断向量偏移

ARM 处理器都是从地址 0X00000000 开始运行的，但是代码是下载到 0X8000000 开始的存储区域中。因此中断向量表是存放到 0X8000000 地址处的，而不是 0X00000000，这样不是就出错了吗？ ——— 中断向量表偏移，通过中断向量表偏移就可以将中断向量表存放到任意地址处。


二、中断系统简介

CortexA7 内核有 8 个异常中断，这 8 个异常中断的中断向量表如表所示：

在这里插入图片描述
  中断向量表里面都是中断服务函数的入口地址，因此一款芯片有什么中断都是可以从中断向量表看出来的。Cortex-A7 一共有 8 个中断，而且还有一个中断向量未使用，实际只有 7 个中断，其中Cortex-A 内核 CPU 的所有外部中断都放置在 IRQ 中断里，当任意一个外部中断发生的时候都会触发 IRQ 中断。在 IRQ 中断服务函数里面就可以读取指定的寄存器来判断发生的具体是什么中断，进而根据具体的中断做出相应的处理。这些外部中断和 IRQ 中断的关系如图所示：

在这里插入图片描述
  左侧的 Software0_IRQn~PMU_IRQ2_IRQ 这些都是 I.MX6U 的中断，他们都属于 IRQ 中断。左侧这些中断中任意一个发生的时候 IRQ 中断都会被触发，所以我们需要在 IRQ 中断服务函数中判断究竟是左侧的哪个中断发生了，然后再做出具体的处理。


图中一共有 7 个中断，简单介绍一下这 7 个中断：

  ① 复位中断(Rest)， CPU 复位以后就会进入复位中断，我们可以在复位中断服务函数里面做一些初始化工作，比如初始化 SP 指针、 DDR 等等。

  ② 未定义指令中断(Undefined Instruction)，如果指令不能识别的话就会产生此中断。

  ③ 软中断(Software Interrupt,SWI)，由 SWI 指令引起的中断， Linux 的系统调用会用 SWI指令来引起软中断，通过软中断来陷入到内核空间。

  ④ 指令预取中止中断(Prefetch Abort)，预取指令的出错的时候会产生此中断。

  ⑤ 数据访问中止中断(Data Abort)，访问数据出错的时候会产生此中断。

  ⑥ IRQ 中断(IRQ Interrupt)，外部中断，前面已经说了，芯片内部的外设中断都会引起此中断的发生。

  ⑦ FIQ 中断(FIQ Interrupt)，快速中断，如果需要快速处理中断的话就可以使用此中断。


1. 创建中断向量表

1 .global _start /* 全局标号 */
2 
3 _start:
4 ldr pc, =Reset_Handler /* 复位中断 */
5 ldr pc, =Undefined_Handler /* 未定义指令中断 */
6 ldr pc, =SVC_Handler /* SVC(Supervisor)中断 */
7 ldr pc, =PrefAbort_Handler /* 预取终止中断 */
8 ldr pc, =DataAbort_Handler /* 数据终止中断 */
9 ldr pc, =NotUsed_Handler /* 未使用中断 */
10 ldr pc, =IRQ_Handler /* IRQ 中断 */
11 ldr pc, =FIQ_Handler /* FIQ(快速中断)未定义中断 */
12
13 /* 复位中断 */
14 Reset_Handler:
15 /* 复位中断具体处理过程 */
16
17 /* 未定义中断 */
18 Undefined_Handler:
19 ldr r0, =Undefined_Handler
20 bx r0
21
22 /* SVC 中断 */
23 SVC_Handler:
24 ldr r0, =SVC_Handler
25 bx r0
26
27 /* 预取终止中断 */
28 PrefAbort_Handler:
29 ldr r0, =PrefAbort_Handler
30 bx r0
31
32 /* 数据终止中断 */
33 DataAbort_Handler:
34 ldr r0, =DataAbort_Handler
35 bx r0
36
37 /* 未使用的中断 */
38 NotUsed_Handler:
39
40 ldr r0, =NotUsed_Handler
41 bx r0
42
43 /* IRQ 中断！重点！！！！！ */
44 IRQ_Handler:
45 /* 复位中断具体处理过程 */
46
47 /* FIQ 中断 */
48 FIQ_Handler:
49 ldr r0, =FIQ_Handler
50 bx r0

  第 4 到 11 行是中断向量表，当指定的中断发生以后就会调用对应的中断复位函数，比如复位中断发生以后就会执行第 4 行代码，也就是调用函数 Reset_Handler，函数 Reset_Handler就是复位中断的中断复位函数，其它的中断同理。

  第 14 到 50 行就是对应的中断服务函数，中断服务函数都是用汇编编写的，我们实际需要编写的只有复位中断服务函数 Reset_Handler 和 IRQ 中断服务函数 IRQ_Handler，其它的中断本教程没有用到，所以都是死循环。在编写复位中断复位函数和 IRQ 中断服务函数之前我们还需要了解一些其它的知识，否则的话就没法编写。


三、GIC 控制器简介

GIC 是 ARM 公司给 Cortex-A/R 内核提供的一个中断控制器，类似 Cortex-M 内核中的 NVIC。目前 GIC 有 4 个版本:V1~V4， V1 是最老的版本，已经被废弃了。 V2~V4 目前正在大量的使用。 GIC V2 是给 ARMv7-A 架构使用的，比如 Cortex-A7、 Cortex-A9、 Cortex-A15 等，V3 和 V4 是给 ARMv8-A/R 架构使用的，也就是 64 位芯片使用的。 I.MX6U 是 Cortex-A 内核的，因此我们主要讲解 GIC V2。 GIC V2 最多支持 8 个核。 ARM 会根据 GIC 版本的不同研发出不同的 IP 核，那些半导体厂商直接购买对应的 IP 核即可，比如 ARM 针对 GIC V2 就开发出了 GIC400 这个中断控制器 IP 核。当 GIC 接收到外部中断信号以后就会报给 ARM 内核，但是ARM 内核只提供了四个信号给 GIC 来汇报中断情况： VFIQ、 VIRQ、 FIQ 和 IRQ，他们之间的关系如图所示：

在这里插入图片描述
GIC 接收众多的外部中断，然后对其进行处理，最终就只通过四个信号报给 ARM 内核，这四个信号的含义如下：

信号描述
VFIQ虚拟快速 FIQ。
VIRQ虚拟外部 IRQ。
FIQ快速中断 IRQ。
IRQ外部中断 IRQ。

  VFIQ 和 VIRQ 是针对虚拟化的，我们基本只使用 IRQ，所以相当于 GIC 最终向 ARM 内核就上报一个 IRQ信号。 GIC 总体框图如下：
在这里插入图片描述
左侧部分就是中断源，中间部分就是 GIC 控制器，最右侧就是中断控制器向处理器内核发送中断信息。我们重点要看的肯定是中间的 GIC 部分， GIC 将众多的中断源分为分为三类：

  ① SPI(Shared Peripheral Interrupt),共享中断，顾名思义，所有 Core 共享的中断，这个是最常见的，那些外部中断都属于 SPI 中断(注意！不是 SPI 总线那个中断) 。比如按键中断、串口中断等等，这些中断所有的 Core 都可以处理，不限定特定 Core。

  ② PPI(Private Peripheral Interrupt)，私有中断，我们说了 GIC 是支持多核的，每个核肯定有自己独有的中断。这些独有的中断肯定是要指定的核心处理，因此这些中断就叫做私有中断。

  ③ SGI(Software-generated Interrupt)，软件中断，由软件触发引起的中断，通过向寄存器 GICD_SGIR 写入数据来触发，系统会使用 SGI 中断来完成多核之间的通信。


1. 中断 ID

中断源有很多，为了区分这些不同的中断源肯定要给他们分配一个唯一 ID，这些 ID 就是中断 ID。每一个 CPU 最多支持 1020 个中断 ID，中断 ID 号为 ID0~ID1019。这 1020 个 ID 包含了 PPI、 SPI 和 SGI，那么这三类中断是如何分配这 1020 个中断 ID 的呢？这 1020 个 ID 分配如下：

  • ID0~ID15：这 16 个 ID 分配给 SGI。
  • ID16~ID31：这 16 个 ID 分配给 PPI。
  • ID32~ID1019：这 988 个 ID 分配给 SPI，像 GPIO 中断、串口中断等这些外部中断 。

至于具体到某个 ID 对应哪个中断那就由半导体厂商根据实际情况去定义了。比如 I.MX6U 的总共使用了 128 个中断 ID，加上前面属于 PPI 和 SGI 的 32 个 ID， I.MX6U 的中断源共有 128+32=160个，这 128 个中断 ID 对应的中断在《I.MX6ULL 参考手册》的“3.2 Cortex A7 interrupts”小节，中断源如表所示：
在这里插入图片描述

NXP 官方 SDK中的文件 MCIMX6Y2C.h，在此文件中定义了一个枚举类型 IRQn_Type，此枚举类型就枚举出了 I.MX6U 的所有中断，代码如下所示：

1 #define NUMBER_OF_INT_VECTORS 160 /* 中断源 160 个， SGI+PPI+SPI*/
2 
3 typedef enum IRQn {
4 /* Auxiliary constants */
5 NotAvail_IRQn = -128,
6 
7 /* Core interrupts */
8 Software0_IRQn = 0,
9 Software1_IRQn = 1,
10 Software2_IRQn = 2,
11 Software3_IRQn = 3,
12 Software4_IRQn = 4,
13 Software5_IRQn = 5,
14 Software6_IRQn = 6,
15 Software7_IRQn = 7,
16 Software8_IRQn = 8,
17 Software9_IRQn = 9,
18 Software10_IRQn = 10,
19 Software11_IRQn = 11,
20 Software12_IRQn = 12,
21 Software13_IRQn = 13,
22 Software14_IRQn = 14,
23 Software15_IRQn = 15,
24 VirtualMaintenance_IRQn = 25,
25 HypervisorTimer_IRQn = 26,
26 VirtualTimer_IRQn = 27,
27 LegacyFastInt_IRQn = 28,
28 SecurePhyTimer_IRQn = 29,
29 NonSecurePhyTimer_IRQn = 30,
30 LegacyIRQ_IRQn = 31,
31
32 /* Device specific interrupts */
33 IOMUXC_IRQn = 32,
34 DAP_IRQn = 33,
35 SDMA_IRQn = 34,
36 TSC_IRQn = 35,
37 SNVS_IRQn = 36,
…… ...... ......
151 ENET2_1588_IRQn = 153,
152 Reserved154_IRQn = 154,
153 Reserved155_IRQn = 155,
154 Reserved156_IRQn = 156,
155 Reserved157_IRQn = 157,
156 Reserved158_IRQn = 158,
157 PMU_IRQ2_IRQn = 159
158} IRQn_Type;

四、GIC 逻辑分块

GIC 架构分为了两个逻辑块： Distributor 和 CPU Interface，也就是分发器端和 CPU 接口端。这两个逻辑块的含义如下：

1. Distributor(分发器端)

此逻辑块负责处理各个中断事件的分发问题，也就是中断事件应该发送到哪个 CPU Interface 上去。分发器收集所有的中断源，可以控制每个中断的优先级，它总是将优先级最高的中断事件发送到 CPU 接口端。分发器端要做的主要工作如下：

  • 全局中断使能控制。
  • 控制每一个中断的使能或者关闭。
  • 设置每个中断的优先级。
  • 设置每个中断的目标处理器列表。
  • 设置每个外部中断的触发模式：电平触发或边沿触发。
  • 设置每个中断属于组 0 还是组 1。

2. CPU Interface(CPU 接口端)

CPU 接口端听名字就知道是和 CPU Core 相连接的，因此每个 CPU Core 都可以在 GIC 中找到一个与之对应的 CPU Interface。 CPU 接口端就是分发器和 CPU Core 之间的桥梁， CPU 接口端主要工作如下：

  • 使能或者关闭发送到 CPU Core 的中断请求信号。
  • 应答中断。
  • 通知中断处理完成。
  • 设置优先级掩码，通过掩码来设置哪些中断不需要上报给 CPU Core。
  • 定义抢占策略。
  • 当多个中断到来的时候，选择优先级最高的中断通知给 CPU Core。

文件 core_ca7.h 定义了 GIC 结构体，此结构体里面的寄存器分为了分发器端和 CPU 接口端，寄存器定义如下所示：

/*
* GIC 寄存器描述结构体，
* GIC 分为分发器端和 CPU 接口端
*/
1 typedef struct {
2 
3 /* 分发器端寄存器 */
4 uint32_t RESERVED0[1024];
5 __IOM uint32_t D_CTLR; /* Offset: 0x1000 (R/W) */
6 __IM uint32_t D_TYPER; /* Offset: 0x1004 (R/ ) */
7 __IM uint32_t D_IIDR; /* Offset: 0x1008 (R/ ) */
8 uint32_t RESERVED1[29];
9 __IOM uint32_t D_IGROUPR[16]; /* Offset: 0x1080 - 0x0BC (R/W) */
10 uint32_t RESERVED2[16];
11 __IOM uint32_t D_ISENABLER[16];/* Offset: 0x1100 - 0x13C (R/W) */
12 uint32_t RESERVED3[16];
13 __IOM uint32_t D_ICENABLER[16];/* Offset: 0x1180 - 0x1BC (R/W) */
14 uint32_t RESERVED4[16];
15 __IOM uint32_t D_ISPENDR[16]; /* Offset: 0x1200 - 0x23C (R/W) */
16 uint32_t RESERVED5[16];
17 __IOM uint32_t D_ICPENDR[16]; /* Offset: 0x1280 - 0x2BC (R/W) */
18 uint32_t RESERVED6[16];
19 __IOM uint32_t D_ISACTIVER[16];/* Offset: 0x1300 - 0x33C (R/W) */
20 uint32_t RESERVED7[16];
21 __IOM uint32_t D_ICACTIVER[16];/* Offset: 0x1380 - 0x3BC (R/W) */
22 uint32_t RESERVED8[16];
23 __IOM uint8_t D_IPRIORITYR[512];/* Offset: 0x1400 - 0x5FC (R/W) */
24 uint32_t RESERVED9[128];
25 __IOM uint8_t D_ITARGETSR[512];/* Offset: 0x1800 - 0x9FC (R/W) */
26 uint32_t RESERVED10[128];
27 __IOM uint32_t D_ICFGR[32]; /* Offset: 0x1C00 - 0xC7C (R/W) */
28 uint32_t RESERVED11[32];
29 __IM uint32_t D_PPISR; /* Offset: 0x1D00 (R/ ) */
30 __IM uint32_t D_SPISR[15]; /* Offset: 0x1D04 - 0xD3C (R/ ) */
31 uint32_t RESERVED12[112];
32 __OM uint32_t D_SGIR; /* Offset: 0x1F00 ( /W) */
33 uint32_t RESERVED13[3];
34 __IOM uint8_t D_CPENDSGIR[16];/* Offset: 0x1F10 - 0xF1C (R/W) */
35 __IOM uint8_t D_SPENDSGIR[16];/* Offset: 0x1F20 - 0xF2C (R/W) */
36 uint32_t RESERVED14[40];
37 __IM uint32_t D_PIDR4; /* Offset: 0x1FD0 (R/ ) */
38 __IM uint32_t D_PIDR5; /* Offset: 0x1FD4 (R/ ) */
39 __IM uint32_t D_PIDR6; /* Offset: 0x1FD8 (R/ ) */
40 __IM uint32_t D_PIDR7; /* Offset: 0x1FDC (R/ ) */
41 __IM uint32_t D_PIDR0; /* Offset: 0x1FE0 (R/ ) */
42 __IM uint32_t D_PIDR1; /* Offset: 0x1FE4 (R/ ) */
43 __IM uint32_t D_PIDR2; /* Offset: 0x1FE8 (R/ ) */
44 __IM uint32_t D_PIDR3; /* Offset: 0x1FEC (R/ ) */
45 __IM uint32_t D_CIDR0; /* Offset: 0x1FF0 (R/ ) */
46 __IM uint32_t D_CIDR1; /* Offset: 0x1FF4 (R/ ) */
47 __IM uint32_t D_CIDR2; /* Offset: 0x1FF8 (R/ ) */
48 __IM uint32_t D_CIDR3; /* Offset: 0x1FFC (R/ ) */
49
50 /* CPU 接口端寄存器 */
51 __IOM uint32_t C_CTLR; /* Offset: 0x2000 (R/W) */
52 __IOM uint32_t C_PMR; /* Offset: 0x2004 (R/W) */
53 __IOM uint32_t C_BPR; /* Offset: 0x2008 (R/W) */
54 __IM uint32_t C_IAR; /* Offset: 0x200C (R/ ) */
55 __OM uint32_t C_EOIR; /* Offset: 0x2010 ( /W) */
56 __IM uint32_t C_RPR; /* Offset: 0x2014 (R/ ) */
57 __IM uint32_t C_HPPIR; /* Offset: 0x2018 (R/ ) */
58 __IOM uint32_t C_ABPR; /* Offset: 0x201C (R/W) */
59 __IM uint32_t C_AIAR; /* Offset: 0x2020 (R/ ) */
60 __OM uint32_t C_AEOIR; /* Offset: 0x2024 ( /W) */
61 __IM uint32_t C_AHPPIR; /* Offset: 0x2028 (R/ ) */
62 uint32_t RESERVED15[41];
63 __IOM uint32_t C_APR0; /* Offset: 0x20D0 (R/W) */
64 uint32_t RESERVED16[3];
65 __IOM uint32_t C_NSAPR0; /* Offset: 0x20E0 (R/W) */
66 uint32_t RESERVED17[6];
67 __IM uint32_t C_IIDR; /* Offset: 0x20FC (R/ ) */
68 uint32_t RESERVED18[960];
69 __OM uint32_t C_DIR; /* Offset: 0x3000 ( /W) */
70 } GIC_Type;

结构体 GIC_Type 就是 GIC 控制器，列举出了 GIC 控制器的所有寄存器，可以通过结构体 GIC_Type 来访问 GIC 的所有寄存器。

第 5 行是 GIC 的分发器端相关寄存器，其相对于 GIC 基地址偏移为 0X1000，因此我们获取到 GIC 基地址以后只需要加上 0X1000 即可访问 GIC 分发器端寄存器。

第 51 行是 GIC 的 CPU 接口端相关寄存器，其相对于 GIC 基地址的偏移为 0X2000，同样的，获取到 GIC 基地址以后只需要加上 0X2000 即可访问 GIC 的 CPU 接口段寄存器。


五、CP15 协处理器

CP15 协处理器一般用于存储系统管理，但是在中断中也会使用到， CP15 协处理器一共有16 个 32 位寄存器。 CP15 协处理器的访问通过如下几个指令完成：

在这里插入图片描述


六、中断使能

中断使能包括两部分，一个是 IRQ 或者 FIQ 总中断使能，另一个就是 ID0~ID1019 这 1020个中断源的使能。


1. IRQ 和 FIQ 总中断使能

IRQ 和 FIQ 分别是外部中断和快速中断的总开关，就类似家里买的进户总电闸，然后ID0~ID1019 这 1020 个中断源就类似家里面的各个电器开关。要想开电视，那肯定要保证进户总电闸是打开的，因此要想使用 I.MX6U 上的外设中断就必须先打开 IRQ 中断，寄存器 CPSR 的 I=1 禁止 IRQ，当 I=0 使能 IRQ； F=1 禁止 FIQ， F=0 使能 FIQ。我们还有更简单的指令来完成 IRQ 或者 FIQ 的使能和禁止，图表所示：

在这里插入图片描述

2. ID0~ID1019 中断使能和禁止

GIC 寄存器 GICD_ISENABLERn 和 GICD_ ICENABLERn 用来完成外部中断的使能和禁止，对于 Cortex-A7 内核来说中断 ID 只使用了 512 个。一个 bit 控制一个中断 ID 的使能，那么就需要 512/32=16 个 GICD_ISENABLER 寄存器来完成中断的使能。同理，也需要 16 个GICD_ICENABLER 寄存器来完成中断的禁止。其中 GICD_ISENABLER0 的 bit[15:0]对应ID15~0 的 SGI 中断， GICD_ISENABLER0 的 bit[31:16]对应 ID31~16 的 PPI 中断。剩下的GICD_ISENABLER1~GICD_ISENABLER15 就是控制 SPI 中断的。


七、中断优先级设置

1. 优先级数配置

学过 STM32 都知道 Cortex-M 的中断优先级分为抢占优先级和子优先级，两者是可以配置
的。同样的 Cortex-A7 的中断优先级也可以分为抢占优先级和子优先级，两者同样是可以配置
的。 GIC 控制器最多可以支持 256 个优先级，数字越小，优先级越高！ Cortex-A7 选择了 32 个
优先级。在使用中断的时候需要初始化 GICC_PMR 寄存器，此寄存器用来决定使用几级优先
级，寄存器结构如图所示：

在这里插入图片描述
GICC_PMR 寄存器只有低 8 位有效，这 8 位最多可以设置 256 个优先级，其他优先级数设置如表所示：
在这里插入图片描述
  I.MX6U 是 Cortex-A7内核，所以支持 32 个优先级， 因此 GICC_PMR 要设置为 0b11111000。


2. 抢占优先级和子优先级位数设置

抢占优先级和子优先级各占多少位是由寄存器 GICC_BPR 来决定的， GICC_BPR 寄存器结
构如图所示：

在这里插入图片描述
寄存器 GICC_BPR 只有低 3 位有效，其值不同，抢占优先级和子优先级占用的位数也不同，配置如表所示：
在这里插入图片描述
  为了简单起见，一般将所有的中断优先级位都配置为抢占优先级，比如 I.MX6U 的优先级位数为 5(32 个优先级)，所以可以设置 Binary point 为 2，表示 5 个优先级位全部为抢占优先级。


3. 优先级设置

前面已经设置好了 I.MX6U 一共有 32 个抢占优先级，数字越小优先级越高。具体要使用某个中断的时候就可以设置其优先级为 0~31。某个中断 ID 的中断优先级设置由寄存器 D_IPRIORITYR 来完成，前面说了 Cortex-A7 使用了 512 个中断 ID，每个中断 ID 配有一个优先级寄存器，所以一共有 512 个 D_IPRIORITYR 寄存器。如果优先级个数为 32 的话，使用寄存器 D_IPRIORITYR 的 bit7:4 来设置优先级，也就是说实际的优先级要左移 3 位。比如要设置 ID40 中断的优先级为 5，示例代码如下：

GICD_IPRIORITYR[40] = 5 << 3;

优先级设置主要有三部分：

  ①：设置寄存器 GICC_PMR，配置优先级个数，比如 I.MX6U 支持 32 级优先级。

  ②：设置抢占优先级和子优先级位数，一般为了简单起见，会将所有的位数都设置为抢占优先级。

  ③：设置指定中断 ID 的优先级，也就是设置外设优先级。


八、中断程序注册

#ifndef _BSP_INT_H
#define _BSP_INT_H

/* 中断处理函数形式 */
typedef void (*system_irq_handler_t) (unsigned int giccIar, void *param);

/* 中断处理函数结构体*/
typedef struct _sys_irq_handle
{
	system_irq_handler_t irqHandler; 	/* 中断处理函数 */
	void *userParam; 					/* 中断处理函数参数 */
} sys_irq_handle_t;

void int_init(void);

void system_irqtable_init(void);

void system_register_irqhandler(IRQn_Type irq, system_irq_handler_t handler, void *userParam);

void system_irqhandler(unsigned int giccIar);

void default_irqhandler(unsigned int giccIar, void *userParam);

#endif

#include "bsp_int.h"

#define NUMBER_OF_INT_VECTORS 60

/* 中断嵌套计数器 */
static unsigned int irqNesting;

/* 中断服务函数表 */
static sys_irq_handle_t irqTable[NUMBER_OF_INT_VECTORS];

/*
 * @description : 中断初始化函数
 * @param : 无
 * @return : 无
 */
void int_init(void)
{
	GIC_Init(); /* 初始化 GIC */
	system_irqtable_init(); /* 初始化中断表 */
	__set_VBAR((uint32_t)0x87800000); /* 中断向量表偏移 */
}

/*
 * @description : 初始化中断服务函数表
 * @param : 无
 * @return : 无
 */
void system_irqtable_init(void)
{
	unsigned int i = 0;
	irqNesting = 0;
	
	/* 先将所有的中断服务函数设置为默认值 */
	for(i = 0; i < NUMBER_OF_INT_VECTORS; i++)
	{
		system_register_irqhandler( (IRQn_Type)i, default_irqhandler, NULL);
	}
}

/*
 * @description : 给指定的中断号注册中断服务函数
 * @param - irq : 要注册的中断号
 * @param - handler : 要注册的中断处理函数
 * @param - usrParam : 中断服务处理函数参数
 * @return : 无
 */
void system_register_irqhandler(IRQn_Type irq, system_irq_handler_t handler, void *userParam)
{
	irqTable[irq].irqHandler = handler;
	irqTable[irq].userParam = userParam;
}

/*
 * @description : C 语言中断服务函数， irq 汇编中断服务函数会
 *调用此函数，此函数通过在中断服务列表中查
 *找指定中断号所对应的中断处理函数并执行。
 * @param - giccIar : 中断号
 * @return : 无
 */
void system_irqhandler(unsigned int giccIar)
{
	uint32_t intNum = giccIar & 0x3FFUL;

	/* 检查中断号是否符合要求 */
	if ((intNum == 1020) || (intNum >= NUMBER_OF_INT_VECTORS))
	{
	return;
	}

	irqNesting++; /* 中断嵌套计数器加一 */

	/* 根据传递进来的中断号，在 irqTable 中调用确定的中断服务函数*/
	irqTable[intNum].irqHandler(intNum, irqTable[intNum].userParam);

	irqNesting--; /* 中断执行完成，中断嵌套寄存器减一 */
}

/*
* @description : 默认中断服务函数
* @param - giccIar : 中断号
* @param - usrParam : 中断服务处理函数参数
* @return : 无
*/
void default_irqhandler(unsigned int giccIar, void *userParam)
{
	while(1)
	{
	}
}
Eiker_3169
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
【正点原子】I.MX6U嵌入式Linux驱动开发指南V1.6
02-08
I.MX6U嵌入式Linux驱动开发指南V1.6是嵌入式系统开发者、Linux驱动开发者、服务器运维人员等的实践指南，涵盖了Linux驱动开发、I.MX6U处理器基础、嵌入式Linux系统、服务器运维等方面的知识点，旨在帮助读者快速掌握...
【正点原子】I.MX6U 出厂系统Qt交叉编译环境搭建V1.4.pdf
02-27
【正点原子】I.MX6U 出厂系统Qt交叉编译环境搭建V1.4.pdf
Linux Kernel 5.14 arm64异常向量表解读-中断处理解读
baron-周贺贺-代码改变世界ctw
09-11 4193
Linux Kernel arm64中断向量表的定义 (linux/arch/arm64/kernel/entry.S) /* * Exception vectors. */ .pushsection ".entry.text", "ax" .align 11 SYM_CODE_START(vectors) kernel_ventry 1, sync_invalid // Synchronous EL1t kernel_ventry 1, irq_invalid // IRQ EL1
【STM32】中断向量表
apythonlearner的博客
04-24 3230
中断向量表
【Linux-I.MX6ULL裸机学习】中断向量表
最新发布
qq_47607743的博客
05-04 327
代码来自于正点原子阿尔法Linux开发板光盘比如在中断向量表中规定了：在某个地址0x80000A对应着某个中断服务函数，那么在产生这个中断时，就会从0x80000A这个地址去读取中断服务函数，并执行。如果想改变这个地址，也就是要设置地址偏移。具体要做的：需要修改SCB的 VTOR 寄存器为新的中断向量表起始地址。ARM-A7 的中断向量表：你可能会问了：啊？！我的那些外设所需要的外部中断就只有“IRQ interrupt”这一个中断吗？这够吗？
I.MX6ULL_Linux_基础篇(10) 中断原理及GIC中断控制器
weixin_41252596的博客
01-25 566
中断是一个处理器的重要组成部分，中断的应用可以打破流程化的运行方式，从而达到快速处理异常的目的。本篇了解一下A系列处理器的中断框架。
STM32中断向量偏移
zhuyong006的博客
01-25 7576
总结一下在IAP升级中APP程序的中断向量表的偏移 1. 关于APP程序的中断向量表地址偏移（三种方法，stm32F2与F4系列通用。三种方法本质一样只是看到网上的各种例程的表现形式不一样） ① 直接操作寄存器 在APP程序的main函数的开头设置中断向量表偏移 SCB-&gt;VTOR = FLASH_BASE | 0x10000; 其中0x10000是偏移量。。也就是前面的IAP...
从根上理解操作系统（二）
u013978512的博客
04-30 633
进程 进程 = 进程资源 + 执行序列 任务堆栈： 每个任务有自己的64M地址空间，当一个任务刚被创建时，它的用户态堆栈指针被设置在其地址空间的靠近末端的部分。堆栈实际使用的物理内存则是由CPU分页机制确定。 每个任务都有自己的内核态堆栈，用于任务在内核代码中执行期间。其所在线性地址中的位置由该任务TSS段中ss0和esp0两个字段指定。ss0事实上任务内核态堆栈的段选择符，esp0是堆栈栈底指针。因此每当任务从用户代码转移进入内核代码中执行时，任务的内核态总...
【正点原子】I.MX6U嵌入式Linux驱动开发指南V1.3.pdf
04-21
1、修改文档中的部分错误 2、修改 B1 章 开发板 FTP 服务器移植与...5、修改第五章 ，添加对于 I.MX6U-Mini 开发 板的支持，调整了第五章的章节顺序。 6、修改 64.6 小节，修改编译内核自带 FT5X06 驱动的配置路径
【正点原子】I.MX6U 出厂系统Qt交叉编译环境搭建V1.61
08-03
前言在 2020.11.20 日以前正点原子出厂 I.MX6U 出厂系统的 Qt 版本是 5.6.2 版本的。我们在2020.11.20 已经将它升级为 Qt
【正点原子】I.MX6U嵌入式Linux驱动开发指南V1.7.pdf.7z
09-21
【正点原子】I.MX6U嵌入式Linux驱动开发指南V1.7.pdf.7z
Linux源代码—中断
m0_37875954的博客
08-04 836
（本文部分图文参考了《Linux内核源代码情景分析》） 本文主要讨论中断基本过程。主要内容如下： 1、前期知识介绍：中断向量表； 2、中断响应过程； 3、系统调用；
中断向量表
Dodijd的博客
08-15 951
CPU正常的运行是，不停的取指令，解码，执行，写回。首先对这些事件分类，可能发生在外部，为外部硬件中断，也可能发生在内部，为内部软件中断。注：IRQ2是一个扩展，用于链接从片，前面说外部设备与CPU连接的引脚INTR，通常会使用8259A芯片，是一个可编程中断控制器。首先要保护现场，不能影响原来程序的执行，所以中断处理前要保存寄存器的值，在执行中尽情使用，执行后还要恢复这些寄存器的值。优先级：在硬件层面进行了划分，首先NMI的优先级要高于INTR，NMI要先处理，IRQ的编号越小，优先级越高。
linux 中断机制分析（一）
小小小小的专栏
08-23 442
在Linux内核的中断管理机制中，涉及的主要数据结构有struct irq_desc、struct irq_common_data、struct irq_data、struct irq_chip、struct irq_domain、struct irq_domain_ops等。每一个中断都对应一个struct irq_desc类型的描述符，记录该中断的所有对应信息。
中断向量、IRQ、外部设备的关系分析
weixin_34032827的博客
04-20 496
《Linux Kernel 2.6.14 内核源代码剖析》 ------------------------------------------------------- Linux中的中断向量号的分配： -------------------------------------------------------- （1）0-31（0x0-0x1f）计...
i.MX6ULL裸机开发 六：按键中断实验
OnlyLove_的博客
01-10 1242
一、中断系统 中断系统主要有以下几个关键点： 1、中断向量表（通过地址偏移找到对应中断服务函数入口地址） 2、中断控制器（STM32 使用 NVIC 中断控制器，iMX6ULL 使用 GIC 中断控制器） 3、中断使能（全局中断使能和指定中断使能） 4、中断服务函数 注：要注意配置中断向量表起始地址（也就是链接起始地址，iMX6ULL 需要通过协处理器配置 VBAR 寄存器（向量表基地址寄存器）和 读取 CBAR 寄存器（ GIC 基地址，此寄存器为只读寄存器）） 二、Cortex-A7 中断系统 详细内
裸机开发之驱动开发（中断的实现）
m0_51274562的博客
10-16 798
2、在设备树中添加自己的硬件设备信息---添加key3节点-----描述当前设备的的信息内容（中断号） arch/arm/boot/dts/exynos4412-fs4412.dts：实现硬件描述（中断号）：就是一个号码，中断控制器管理所有中断的编号，外设连接的引脚就对应了引脚的中断控制器的中断号，有硬件设备----设备的中断号。1、（外设产生中断，驱动要能检测到中断---申请中断（根据中断号））3、在驱动中申请中断，实现中断处理。二、实现驱动工作----中断驱动应该做什么。
施密特触发器
weixin_30642305的博客
03-29 583
施密特触发器 电路图中的施密特触发器符号是一个三角中画有一个反相或非反相滞回符号。这一符号描绘了对应的理想滞回曲线。 非反相施密特触发器 在电子学中，施密特触发器（英语：Schmitt trigger）是包含正回授的比较器电路。 对于标准施密特触发器，当输入电压高于正向阈值电压，输出为高；当输入电压低于负向阈值电压，输...
Linux嵌入式-正点原子LINUX驱动移植手册
05-11
《Linux嵌入式-正点原子LINUX驱动移植手册》是针对I.MX6U嵌入式平台的Linux驱动开发指南，由广州市星翼电子科技有限公司的正点原子团队编写。该手册旨在帮助开发者进行Linux驱动程序的移植和开发工作，特别适用于...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Eiker_3169

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值