cpld在线升级

最新推荐文章于 2024-10-08 22:06:48 发布
最新推荐文章于 2024-10-08 22:06:48 发布
阅读量1.7k 收藏 17
点赞数 7
文章标签： 单片机 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Leo01666/article/details/142351547
版权

【前言】 本次设计要求完成dsp实现cpld在线升级的功能。使用芯片cpld是紫光pango系列芯片PGC2KGLPG144，对应开发环境是紫光的PDS（pango design suite）；dsp是tiC200系列芯片TMS320F28374S，开发环境CCS。

1. 需求

完成cpld在线升级功能开发。

2. 分析

在线升级指通过串口或者网口进行数据（本次设计指cpld的程序文件）传输，即：以除原有的通过仿真器进行的程序烧录方式之外的可实现的任意一种方法进行cpld的程序烧录或者称“程序下载”。

3. 设计

为实现串口在线升级，首先将cpld的位流文件通过串口存储至dsp的部分片上区域，随后将数据取出并下载至cpld，以实现基本功能。

3.1 spi通信设计

本次设计只考虑从板spi设计，后续简称为sspi。设计包括两个部分，第一个是sspi的初始化配置，主要是io口的配置；其他是主从板通信设计，主要是具体的引脚控制，例如字节发送函数，片选使能、禁止函数。

  1. 初始化配置
    a. io模式：所有引脚皆配置为普通io。
    b. io输出方向：片选引脚（STE）、时钟引脚（CLK）、主线（SIMO）被配置为输出方向；从线（SOMI）被配置为输入方向。
    c. 同步异步：所有引脚皆配置为异步模式。
  2. 引脚控制
    本次设计sspi引脚控制严格参照某光《Compact系列CPLD器件从SPI接口配置和编程应用指南》要求的控制时序，在每次片选使能之前手动给8个时钟。
    在这里插入图片描述

3.2 串口设计

串口功能是本次一大核心设计。用户通过串口发送指定的串口指令以实现相应的：dsp数据存储、cpld程序下载、工程的初始化配置、其他调试功能。

  1. 初始化配置
    a. 选择GPIO64、GPIO65分别作为dsp的专用串口接收、发送口。
    b. 串口波特率配置为115200、1停止位、8数据位、无校验位。
    c. 使能FIFO功能，并将接收FIFO中断电平位设置为16以尽量减少rx中断生成。
  2. 串口中断设计
    本次串口设计仅使能rx_fifo中断，当接收字节大于或者等于16时触发一次中断。进入中断后清除中断标志以在下次满足条件时继续触发中断。同时恢复接收FIFO电平位为初始化设置的16字节，避免通信超时造成意外后果。
  3. 串口缓冲区设计
    用户通过串口每发送16字节数据进入一次串口接收中断，dsp通过串口接收的数据会被暂时存在串口的缓冲区gx_sci_buf.ui_buf[ ]里面。这个数组被定义为16进制数组，能存放8个16位数据。每进入一次串口中断都会把接收到的16个字节数据依次赋值到这个缓冲区里面，第奇数个数据左移8位，偶数不用移位。
    这个缓冲区存在的作用是：
    i. 用来在存放数据至dsp的片上空间时直接从此缓冲区取8个16进制数据写到对应地址即可。定义缓冲区为8个16位数据而非16个8位数据也正是这个原因。
    ii. 用来区分串口指令和要存储至dsp片上空间的数据。因为这两种数据都需要通过串口进行传输，串口指令被定义为几个特殊的数字，这几个数字是位流文件里面没有的，避免混淆，存放了不必要的数据。

3.3 数据存储

本设计使用了ti的flash_api库函数。这些函数可用于擦除、编程TMS320F2837xS设备上的Flash。
暂定dsp片上flash地址0xA0000起长度0xA600作为cpld的程序存储空间。将cpld的二进制文件转化为16进制通过串口发送时，每次发送16字节都会写相应的8个16位数据到当前的dsp片上flash地址里。当前的dsp片上flash地址会在每次进串口接收中断时更新，初始值设置为0xA0000。
在这里插入图片描述

3.4 数据下载

在进行工程初始化以及dsp数据存储之后，开始进行cpld的程序下载。
程序下载步骤如下：首先需要验证cpld的32位id返回码是否匹配，满足条件后对cpld进行激活处理，随后开始进行程序下载并验证，最后重置cpld以使用新的位流文件。以上几个控制动作无论是读编码还是进行唤醒、下载、验证，都是直接对cpld发送指令完成。指令相关函数参考某光的STM32工程。

3.5 其他设计

为方便后续进行功能性验证，暂时加入了emif功能文件，以便于在cpld芯片中程序正常时能够对dsp发送相关信息，通过dsp的memory browser窗口可以看到emif模块的相关信息。关于emif模块设计的更多信息请参考前一篇博客《emif实现dsp~cpld之间的数据传输》。

3.6 流程框图

在这里插入图片描述

4. 编码

4.1 bsp

void v_bsp_sspi_gpio_init(void)
{
    GPIO_setPinConfig(GPIO_18_GPIO18);
    GPIO_setQualificationMode(SSPI_CLK_PIN, GPIO_QUAL_ASYNC);
    GPIO_setDirectionMode(SSPI_CLK_PIN, GPIO_DIR_MODE_OUT);

    GPIO_setPinConfig(GPIO_16_GPIO16);
    GPIO_setQualificationMode(SSPI_SIMO_PIN, GPIO_QUAL_ASYNC);
    GPIO_setDirectionMode(SSPI_SIMO_PIN, GPIO_DIR_MODE_OUT);

    GPIO_setPinConfig(GPIO_19_GPIO19);
    GPIO_setQualificationMode(SSPI_STE_PIN, GPIO_QUAL_ASYNC);
    GPIO_setDirectionMode(SSPI_STE_PIN, GPIO_DIR_MODE_OUT);

    GPIO_setPinConfig(GPIO_17_GPIO17);
    GPIO_setQualificationMode(SSPI_SOMI_PIN, GPIO_QUAL_ASYNC);
    GPIO_setDirectionMode(SSPI_SOMI_PIN, GPIO_DIR_MODE_IN);

    return;
}

void v_bsp_sci_init(uint32_t base)
{
    v_bsp_sci_gpio_init();

    SCI_disableModule(base);

    SCI_setConfig(base, DEVICE_LSPCLK_FREQ, 115200, (SCI_CONFIG_WLEN_8 | SCI_CONFIG_STOP_ONE | SCI_CONFIG_PAR_NONE));

    SCI_disableLoopback(base);
    SCI_resetChannels(base);
    SCI_enableFIFO(base);

    // RX and TX FIFO Interrupts Enabled
    SCI_enableInterrupt(base, SCI_INT_RXFF);
    SCI_disableInterrupt(base, SCI_INT_RXERR | SCI_INT_RXRDY_BRKDT);
    SCI_setFIFOInterruptLevel(base, SCI_FIFO_TX1, SCI_FIFO_RX16); // tx:<= 1byte rx:>= 16byte

    SCI_enableModule(base);

    Interrupt_enable(INT_SCIA_RX);
//    Interrupt_enable(INT_SCIA_TX);

    Interrupt_clearACKGroup(INTERRUPT_ACK_GROUP9);

    SCI_performSoftwareReset(base);
    SCI_resetTxFIFO(base);
    SCI_resetRxFIFO(base);

    return;
}

4.2 user

void v_flash_api_data_load(uint32_t start_addr, uint16 *buf, uint16_t data_num)
{
    Fapi_StatusType e_status;

    EALLOW;

    e_status = Fapi_issueProgrammingCommand((uint32_t *)start_addr, buf, data_num, 0 , 0, Fapi_AutoEccGeneration);

    while (Fapi_checkFsmForReady() != Fapi_Status_FsmReady)
    {
        // wait until the Flash program operation is over
    }

    if (e_status != Fapi_Status_Success)
    {
        // program error
    }

    EDIS;

    return;
}

void v_flash_buffer_read(unsigned char *pbuffer, unsigned long current_bitstream_bytes, unsigned int num_of_byte)
{
    unsigned int  ui_cnt = 0;
    unsigned int  ui_num_of_16bits;
    unsigned long ul_current_addr = FLASH_ADDRESS_INIT;
    unsigned int  ui_flash_data;

    ul_current_addr += (uint16_t)(current_bitstream_bytes / 2);
    ui_num_of_16bits = (uint16_t)(num_of_byte / 2);

    for (ui_cnt = 0; ui_cnt < ui_num_of_16bits; ui_cnt++)
    {
        ui_flash_data    = *((uint16_t *)ul_current_addr);

        *pbuffer = (uint8_t)((ui_flash_data & 0xff00) >> 8);
        pbuffer++;

        *pbuffer = (uint8_t)((ui_flash_data & 0x00ff)     );
        pbuffer++;

        ul_current_addr++;
    }

    return;
}

void v_pgc_proc(SCI_BUFFER *buf, PGC_DEVICE *dev)
{
    unsigned long ui_feature_ctrl;
    unsigned char uc_comd;
    {
        uc_comd = buf->ui_buf[0];

        switch (uc_comd)
        {
            case UART_COMD_SHOW_DETAILS:
            {
                v_pango_show_status(dev);
            }
            break;

            case UART_COMD_PROGRAM_UID:
            {
                v_pango_change_uid(dev, PGC_SSPI_WRDIS);
            }
            break;

            case UART_COMD_PROGRAM_CRAM:
            {
                ui_feature_ctrl = gcul_feature_control_val_b;
                v_pango_sspi_program_cram(dev, ui_feature_ctrl);
            }
            break;

            case UART_COMD_PROGRAM_FLASH:
            {
                ui_feature_ctrl = gcul_feature_control_val_a;
                v_pango_sspi_program_flash(dev, ui_feature_ctrl, &op);
            }
            break;

            case UART_COMD_STRUCT_OP_INIT:
            {
                v_pango_get_operate_properties(&op);
            }
            break;
        }
    }

    return;
}

4.3 main

void main(void)
{
    Device_init();
    DINT;
    IER = 0x0000;
    IFR = 0x0000;
    Device_initGPIO();
    Interrupt_initModule();
    Interrupt_initVectorTable();

    v_bsp_sspi_init();
    v_bsp_sci_init(SCIA_BASE);
    v_flash_api_init(&gx_flash_api);
    v_pango_init();

    Interrupt_register(INT_SCIA_RX, &v_sci_rx_fifo_isr);

    EINT;
    ERTM;

    for (;;)
    {
        __asm (  "  NOP");
    }
}

unsigned int gui_sci_rx_cnt = 0;
__interrupt void v_sci_rx_fifo_isr(void)
{
    unsigned long *pul_data_buffer = (uint32_t *)gx_sci_buffer.ui_buf;
    unsigned long ul_addr_current;
    unsigned int ui_rev_num_8bits;
    unsigned int ui_rev_num_16bits;
    unsigned int ui_temp;
    unsigned int ui_cnt;
    bool b_data_tranfer_en = false;
    unsigned int ui_i;

    gui_sci_rx_cnt++;

    ui_rev_num_8bits = SCI_getRxFIFOStatus(SCIA_BASE); // 既然都进中断了说明fifo里已经存了16个字节了
    ui_rev_num_16bits = (uint8_t)(ui_rev_num_8bits / 2);
    // 地址和缓存数据刷新不及时，因为在进入中断之后才会刷新，等于是每隔16个字节才会帅新一次
    ul_addr_current    = ul_get_flash_api_current_addr(&gx_flash_api);

    if (ui_rev_num_8bits > 0 && ui_rev_num_8bits <= e_get_rx_fifo_level(SCIA_BASE))
    {
        for (ui_cnt = 0; ui_cnt < ui_rev_num_16bits; ui_cnt++)
        {
            ui_temp = (uint16_t)uc_sci_read_rx_buf() << 8;
            gx_sci_buffer.ui_buf[ui_cnt] = ui_temp | uc_sci_read_rx_buf();
        }

        if ((gx_sci_buffer.ui_buf[0] != 0x0000) && (gx_sci_buffer.ui_buf[0] != 0xffff))
        {
            if ((gx_sci_buffer.ui_buf[0] == gx_sci_buffer.ui_buf[1]) && (gx_sci_buffer.ui_buf[0] == gx_sci_buffer.ui_buf[2]) && (gx_sci_buffer.ui_buf[0] == gx_sci_buffer.ui_buf[3]) && (gx_sci_buffer.ui_buf[0] == gx_sci_buffer.ui_buf[4]) && (gx_sci_buffer.ui_buf[0] == gx_sci_buffer.ui_buf[5]) && (gx_sci_buffer.ui_buf[0] == gx_sci_buffer.ui_buf[6]) && (gx_sci_buffer.ui_buf[0] == gx_sci_buffer.ui_buf[7]))
            {
                if ((gx_sci_buffer.ui_buf[0] == UART_COMD_SHOW_DETAILS) || (gx_sci_buffer.ui_buf[0] == UART_COMD_PROGRAM_UID) || (gx_sci_buffer.ui_buf[0] == UART_COMD_PROGRAM_CRAM) || (gx_sci_buffer.ui_buf[0] == UART_COMD_PROGRAM_FLASH) || (gx_sci_buffer.ui_buf[0] == UART_COMD_STRUCT_OP_INIT))
                {
                    v_pgc_proc(&gx_sci_buffer, &gx_pgc_dev);
                }
                else
                {
                    b_data_tranfer_en = true;;
                }
            }
            else
            {
                b_data_tranfer_en = true;
            }
        }
        else
        {
            b_data_tranfer_en = true;
        }

        if (b_data_tranfer_en)
        {
            if (b_get_flash_api_active(&gx_flash_api))
            {
                v_flash_api_data_load(ul_addr_current, gx_sci_buffer.ui_buf, ui_rev_num_16bits);
                v_flash_api_verify(ul_addr_current, pul_data_buffer);

                v_flash_api_struct_update(&gx_flash_api, ui_rev_num_8bits);
            }
            else
            {
                v_flash_api_erase(FLASH_ADDRESS_INIT);
                v_flash_api_erase(FLASH_SECT8);
                v_flash_addr_init(&gx_flash_api);

                for (ui_i = 0; ui_i < 8; ui_i++)
                {
                    gx_sci_buffer.ui_buf[ui_i] = 0;
                }
            }
        }
    }
    else
    {
        // 异常处理
    }

    SCI_setFIFOInterruptLevel(SCIA_BASE, SCI_FIFO_TX1, SCI_FIFO_RX16);
    SCI_clearOverflowStatus(SCIA_BASE);

    // clear interrupt flag
    SCI_clearInterruptStatus(SCIA_BASE, SCI_INT_RXFF);
    Interrupt_clearACKGroup(INTERRUPT_ACK_GROUP9);
}

5. 测试

  1. 在进行下载之前先擦除cpld的程序，因为当前无程序，可以看到cpld对dsp无任何回复。
    在这里插入图片描述
    在这里插入图片描述

  2. 随后打开串口助手并依次在发送区输入：
    a. 设备初始化：0x55555555555555555555555555555555;
    b. cpld位流数据，占84956字节，为了凑足一个中断的字节数，在末尾加上4个0
    c. cpld位流文件下载指令：0x44444444444444444444444444444444;

  3. 等待cpld程序下载完毕，dsp的相应片上区域存在数据。说明cpld已下载程序并正常向dsp回复数据。
    在这里插入图片描述

6. 说明

6.1 数据存储设备选择

综上所述，cpld的位流信息在下载之前需要提前存储到dsp的部分片上flash区域。而在当前pcs的dsp板板上存在一芯片FM25W256-G，此芯片同样具有存储数据的作用。未选择此芯片作用cpld位流信息存储设备的理由如下：cpld位流文件转化为16进制之后，占空间84956字节。而铁线存储器（也就是上述提到的芯片FM25W256-G）最大存储字节为32k字节，小于需要写入的字节个数。
在这里插入图片描述

6.2 sspi的io口功能选择

dsp的多数引脚都具有复用功能，因此，sspi的四个引脚除去目前配置为普通io口之外，也可以作为spi的专用io口使用，并且ti具有单独的字节发送接收方式。选择将四个引脚配置为普通io的理由如下：cpld的部分指令生效对四个sspi引脚的时序具有苛刻的要求，配置为普通io的话具有更强的灵活性。可以举个例子来理解这一点：
sspi片选使能需要在将STE引脚拉低之前给至少8个时钟周期，这个逻辑可以通过用户手动实现。但若将引脚配置为专用io口后，sspi的时钟产生总会后于片选信号使能生效，sspi的时钟信号结束也总会先于片选使能禁止，不符合cpld芯片的指令时序。在这里插入图片描述

6.3 后续优化方向

  1. flash_api激活失败处理：当前在flash_api初始化时未对激活失败分支作处理。后续可以加入急停逻辑（如果后续认为存数据入dsp的优先级较高）或者等待逻辑。
  2. 串口指令、写入dsp数据验证方法改进：当前将串口指令设定为几个位流文件中不存在的比较特殊的数值。但不排除后续在cpld版本更新后恰好出现这几个数值，那时将会混淆串口指令与普通写入的数据。因为需要更新相应的数据验证方法。
  3. 信息打印：目前dsp仅在cpld数据下载以及下载完毕时对串口回复相应的数据。为了更加详细的了解当前系统的烧录进程，后续可以添加串口消息打印函数以更方便地将消息发送出来。
  4. 设备初始化：当前设备各初始化数据被设定为固定数值，如特征控制编码固定为0x30983。若后续版本升级有修改的需求，可以添加相应的功能以手动通过串口修改各参数的具体数值。
Leo01666
关注
cpld 模拟iic 访问原理实现
陌上花开缓缓归以的博客
04-18 669
下降沿+器件地址（7bit)+W位（1bit） +NACK(响应1bit）+ 寄存器地址（8位）+NACK(响应1bit）+ 下降沿（start）+ 器件地址 +R（位） +NACK（响应）+ 发送数据（8bit）+NACK（响应）+上升沿。下降沿+器件地址(7bit)+ W位（1bit) +NACK(响应）+ 寄存器地址（8bit）+ NACK（响应） + 数据(8bit) +NACK（响应）+上升沿。if(data & 0x01) 判断 读写操作的应答NACK信号是否正常，正常下一步，否则直接退出。
jtag.c升级cpld c语言源代码
03-05
通过jtag为CPLD做软件升级
Lattic CPLD在线升级代码
12-23
适用于使用Lattic公司的CPLD进行模拟JTAG接口输入输出进行在线升级CPLD。
CPLD在线升级
墨染锦年的博客
07-26 3966
CPLD（Complex Programmable Logic Device）是一种可编程逻辑器件，可以用于实现数字逻辑电路的功能。CPLD通常包含可编程逻辑单元（如逻辑门阵列）和可编程的连接资源（如可编程互连）。CPLD的在线升级是指在运行时对CPLD进行固件升级，以更新其逻辑功能或修复错误。要进行CPLD的在线升级，通常需要以下步骤：准备升级文件：首先，需要准备包含新固件的升级文件。这个文件通常是由CPLD供应商提供的。升级文件可以是二进制文件、Intel HEX文件或其他特定格式的文件。
探索高效CPLD升级方案：Altera CPLD 升级官方Demo 移植到STM32F103ZGT6
gitblog_09819的博客
09-06 788
探索高效CPLD升级方案：Altera CPLD 升级官方Demo 移植到STM32F103ZGT6 AlteraCPLD升级官方Demo移植到STM32F103ZGT6.zip项目地址:https://gitcode.com/open-source-toolkit/860fb 项目介绍 在嵌入式系统开发中，CPLD（复杂可编程逻辑器件）的升级是一个常见但复杂的需求。为了简化这一过程，我们推出了...
altera CPLD通过nios在线升级
zhangkui469226425的博客
08-07 1420
一，生成hex文件 逻辑工程的qsys编译好以后会生成sopcinfo文件，software里面首先generate bsp，然后编译software，编译完成后右键software->make targets build，选择mem_init_generate->build，然后就会生成hex文件 二，生成sof文件 重新编译整个逻辑工程，或者如果逻辑工程已经编译过了，仅仅更新nios，为了节省时间可以采用如下步骤： 1，在quartus里面processing->update mem
存储MCS-自动升级CPLD版本
weixin_34355715的博客
11-14 326
#!/bin/python import os import subprocess import time def update_cpld(): 　　file = open('test.txt','a+') 　　node_status = os.popen("mtinq lsservicenodes -delim ,|awk -F \",\" \'{print &7}\...
CPLD批量升级优化方案
a1234333的博客
04-23 265
shell小脚本，升完后可以校验版本正确性，以及BMC状态，升级之前先检验BMC版本是否符合。
MCU模拟JTAG接口对LATTICE CPLD FPGA 进行在线编程加载
热门推荐
shawn的FPGA圈
05-08 1万+
完整版请点击　https://hifpga.com/问题/719 索取源码，向博主本人提问FPGA相关问题 作者：Rock.Ding（莱迪思半导体公司）关键字：MCU, JTAG, 在线编程, CPLD。 前言 CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成...
系统中LATTICE FPGA在线升级方案.pdf
07-13
在给定的文件中，提出了一个基于微处理器的FPGA在线升级方案，该方案使用Motorola公司的MPC8270微处理器对Lattice公司的FPGA LFE2M20E进行控制以实现在线升级。该方案的核心思想是将FPGA的升级配置文件（.bit文件）...
基于Linux的CPLD在系统升级驱动程序设计.pdf
09-06
3. 广泛的应用前景：基于Linux的CPLD升级驱动程序设计具有广泛的应用前景，能够应用于各种不同的领域。 本文总结了基于Linux的CPLD在系统升级驱动程序设计的相关知识点，涵盖了CPLD、Linux操作系统、系统开发、...
看门狗电路设计
weixin_41226265的博客
10-04 953
那么电源的上电时间，一般是几百个微秒到几个毫秒之间，所以说200个毫秒的时间就可以保证我的其他持续的电源也都完成上电，进入这种正常工作的状态。硬件看门狗芯片，Watch DogTimer，可用于受到电气噪音、电源故障、静电放电等影响(造成软件运行进入死循环，或者卡死)的应用，当主控芯片程序运行异常时(一段时间主控芯片没有在特定“喂狗”引脚输出波形变化0一1或1一0)，看门狗芯片拉低RESETN引脚复位主控芯片，让主控芯片重新加载运行看门狗的引脚定义与时序。就是芯片在刚上电的时候，它的这个输入电流会非常大。
20 基于STM32的温度、电流、电压检测proteus仿真系统（OLED、DHT11、继电器、电机）
zyjishuyuan的博客
10-08 773
基于STM32F103C8T6 采用DHT11读取温度、滑动变阻器模拟读取电流、电压 通过OLED屏幕显示，设置电流阈值为80，电流小阈值为50，电压阈值为60，温度阈值为30 随便哪个超过预祝，则继电器切断，LED灯灭掉，若电流小于50，则屏幕清屏，表示待机。
STM32-HAL库 驱动DS18B20温度传感器 -- 2024.10.8
最新发布
qq_45784265的博客
10-08 705
本教程面向初学者，介绍DS18b20的常用功能极其使用方法，让每个初学者在10分钟内读取出DS18b20的温度数据。
【STM32单片机_(HAL库)】4-2-1【定时器TIM】定时器输出PWM实现呼吸灯实验
labvvv的博客
10-01 559
定时器输出PWM波实现呼吸灯实验
STM32F407 HAL库定时器触发ADC采集与DMA数据传输（定时器TIM+ADC+DMA）
jmlinux的博客
10-06 660
在STM32F407系列微控制器的开发中，结合定时器、ADC（模数转换器）与DMA（直接存储器访问）控制器，能够显著提升数据采集与传输的效率。本文将指导你如何使用STM32 HAL库，通过定时器触发ADC1的单通道采集，利用DMA传输数据，最终通过串口将电压值打印出来。具体实现中，我们将读取ADC1的通道5（对应引脚PA5），并将转换得到的电压值发送到串口助手上进行显示。
CPLD tdi升级
03-08
CPLD（Complex Programmable Logic Device）是一种可编程逻辑器件，它可以实现数字逻辑电路的功能。TDI（Test Data In）是一种用于测试和编程的信号线。升级CPLD的TDI通常是指通过该信号线将新的配置数据加载到CPLD中，以更新其功能或修复错误。 CPLD的TDI升级通常需要以下步骤： 1. 准备升级工具：通常需要使用专门的编程器或者开发板来进行CPLD的升级。这些工具通常会提供相应的软件和接口来进行升级操作。 2. 获取升级文件：根据CPLD的型号和厂商，需要获取相应的升级文件。这些文件通常是以特定的格式（如JEDEC文件）存储的，包含了新的配置数据。 3. 连接编程器：将编程器与CPLD进行连接，通常需要使用适配器或者连接线缆。确保连接正确并稳定。 4. 打开升级软件：使用提供的升级软件打开或者导入升级文件。 5. 配置升级选项：根据需要，设置相应的升级选项，如擦除CPLD、选择升级模式等。 6. 开始升级：点击开始或者类似的按钮，开始将新的配置数据加载到CPLD中。升级过程可能需要一段时间，具体时间取决于CPLD的大小和升级速度。 7. 验证升级：升级完成后，可以进行验证操作，确保CPLD的功能已经更新或修复。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值