14.3.3 cpu_init_crit标号
cpu_init_crit标号处的代码初始化ARM处理器关键的寄存器。代码如下:
228 /*
229 *****************************************************************
230 *
231 * CPU_init_critical registers
232 *
233 * setup important registers
234 * setup memory timing
235 *
236 ******************************************************************
237 */
238
239
240 #ifndef CONFIG_SKIP_LOWLEVEL_INIT
241 cpu_init_crit:
242 /*
243 * flush v4 I/D caches
244 */
245 mov r0, #0
246 mcr p15, 0, r0, c7, c7, 0 /* flush v3/v4 cache */ // 刷新cache
247 mcr p15, 0, r0, c8, c7, 0 /* flush v4 TLB */ // 刷新TLB
248
249 /*
250 * disable MMU stuff and caches // 关闭MMU
251 */
252 mrc p15, 0, r0, c1, c0, 0
253 bic r0, r0, #0x00002300 @ clear bits 13, 9:8 (--V- --RS)
254 bic r0, r0, #0x00000087 @ clear bits 7, 2:0 (B--- -CAM)
255 orr r0, r0, #0x00000002 @ set bit 2 (A) Align
256 orr r0, r0, #0x00001000 @ set bit 12 (I) I-Cache
257 mcr p15, 0, r0, c1, c0, 0
258
259 /*
260 * before relocating, we have to setup RAM timing
261 * because memory timing is board-dependend, you will
262 * find a lowlevel_init.S in your board directory.
263 */
264 mov ip, lr
265 bl lowlevel_init // 跳转到lowlevel_init
266 mov lr, ip
267 mov pc, lr
268 #endif /* CONFIG_SKIP_LOWLEVEL_INIT */
程序第245~247行刷新cache和TLB。cache是一种高速缓存存储器,用于保存CPU频繁使用的数据。在使用Cache技术的处理器上,当一条指令要访问内存的数据时,首先查询cache缓存中是否有数据以及数据是否过期,如果数据未过期则从cache读出数据。处理器会定期回写cache中的数据到内存。根据程序的局部性原理,使用cache后可以大大加快处理器访问内存数据的速度。
TLB的作用是在处理器访问内存数据的时候做地址转换。TLB的全称是Translation Lookaside Buffer,可以翻译做旁路缓冲。TLB中存放了一些页表文件,文件中记录了虚拟地址和物理地址的映射关系。当应用程序访问一个虚拟地址的时候,会从TLB中查询出对应的物理地址,然后访问物理地址。TLB通常是一个分层结构,使用与Cache类似的原理。处理器使用一定的算法把最常用的页表放在最先访问的层次。
%提示:ARM处理器Cache和TLB的配置寄存器可以参考ARM体系结构手册。
程序第252~257行关闭MMU。MMU是内存管理单元(Memory Management Unit)的缩写。在现代计算机体系结构上,MMU被广泛应用。使用MMU技术可以向应用程序提供一个巨大的虚拟地址空间。在U-Boot初始化的时候,程序看到的地址都是物理地址,无须使用MMU。
程序265行跳转到lowlevel_init标号,执行与开发板相关的初始化配置。