ARMv8 Uboot支持MMU和Cache说明

最新推荐文章于 2024-10-10 16:34:42 发布
最新推荐文章于 2024-10-10 16:34:42 发布
阅读量2.6k 收藏 22
点赞数 4
分类专栏： Uboot 文章标签： 缓存 uboot mmu
本文为博主原创文章，未经博主允许不得转载。
本文链接：https://blog.csdn.net/lunhui2016/article/details/121904544
版权
本文详细介绍了Uboot在ARMv8平台上支持MMU和Cache的情况，以及它们对内核解压性能的影响。通过分析，发现未开启Cache导致解压耗时过长。在启用Dcache后，解压性能显著提升。文章还探讨了Uboot中MMU的页表转换机制，并解释了为何选择使用块描述符而非表描述符。
摘要由CSDN通过智能技术生成

ARMv8 Uboot支持MMU和Cache说明

1. 背景介绍

由于Uboot是第一次在我司平台方案上支持，因此存在很多不完善的地方，在启动过程中，客户反馈Uboot在内核解压(gzip压缩内核)这一块耗时过长，影响系统开机时间，需要澄清内核解压耗时原因和解决这个问题。

针对这个问题，由于我司没有硬件解压IP，因此解压都是靠CPU进行软解的，因此主要排查方向存在以下几点：

  1. CPU主频以及相关访问DDR的总线频率、DDR频率。

  2. CPU Cache，特别是Dcache。

经过排查和确认，上述第一点是没有问题的，那主要原因就是cache导致的了，排查代码，发现是uboot阶段没有支持cache特性，因此在uboot阶段支持cache，在进行对比实验，确认相关信息。

Uboot版本：uboot-2021.04-y

2. Uboot支持MMU和Cache

2.1 MMU和Cache关系

2.1.1 MMU介绍

MMU是Memory Management Unit的缩写，中文名是内存管理单元，它是中央处理器（CPU）中用来管理虚拟存储器、物理存储器的控制线路，同时也负责虚拟地址映射为物理地址，以及提供硬件机制的内存访问授权，多用户多进程操作系统。
其功能主要有：

  1. 完成虚拟地址到物理地址的转化
  2. 对相应的地址空间的访问权限控制
  3. 与操作系统的内存管理程序一起协作对内存进行管理

Uboot主要使用了上述第1、2点功能

2.1.2 Cache介绍

Cache是处理器内部的一个高速缓存单元，为了应对处理器和外部存储设备的速度不匹配而设立的，其速度比内存的读写速度要快好多，接近处理器的工作速度，一般处理器从内存中读取数据到cache中，到下次再用到数据时，会先去cache中查找，如果cache中存在的话就不会去访问内存了，用以提高系统性能。一般在各个阶段跳转前，都需要把MMU和Dcache关闭，以免发生不可预料的错误。如preloader跳转bootloader， bootloader跳转kernel等。

Cache分Dcache和Icache两种，在ARM体系架构中，Icache不需要MMU支持，但Dcache需要依赖MMU支持，因此开Dcache需要把MMU打开。

2.2 Uboot MMU的使用

2.2.1 ARM mmu页表翻译介绍

页表翻译，就是指将一个虚拟地址通过查找页表信息，转换成对应的物理地址，这个任务主要是mmu完成的，但mmu完成该项工作，需要我们配置有些相关ARM system相关寄存器才可以，本小节主要结合我司方案Uboot实际使用情况介绍mmu页表转换过程。

ARM64架构下，把页表称为转换表(translation table)，最多支持5级，如下所示：

在这里插入图片描述
但实际情况，我们都是使用了4级，因为uboot和内核目前配置的最大虚拟地址都是48bit的，且没有支持large page特性，因此Minus one代表那一级没有使用到。

ARM64架构，支持页长度为4KB、16KB、64KB。

页长度和虚拟地址宽度决定了页转换表的级数，如下图所示：
在这里插入图片描述
ARM64架构下，把转换表的表项称为描述符，使用64bit位长描述符格式(即表项占用8Byte)，描述符格式如下图所示：
在这里插入图片描述
从图可以看出，描述符可以表示块描述符(Block)或者表描述符(table)，各级转换表中描述符说明如下：

  1. 第0级转换表中，只有表描述符，存放着下一级转换表所在的地址

  2. 块描述符只会出现在第1、2级转换表中，块描述符存放一个内存块的起始地址

  3. 表描述符可以存在第1、2级转换表中，表描述符和块描述符靠BIT1来进行区分，BIT1为1，表示表描述符，BIT1为0，则是块描述符

  4. 在第3级转换中，只存在页描述符

  5. 当BIT0为0时，表示无效描述符，表示该描述符是无效的

  6. 块描述符和页描述符，除了确定对应描述内存的基地址信息外，还有描述了该块内存信息的属性信息，如读写、执行、安全访问等，具体可以看ARM手册了解

描述符格式说明如下图所示（虚拟地址宽度<48Bit情况下）：

  1. 无效描述符格式
    在这里插入图片描述
  2. 块描述符格式
    在这里插入图片描述
  3. 表描述符格式
    在这里插入图片描述
    总结如下图所示：
    在这里插入图片描述

2.2.2 ARM MMU在Uboot的相关信息

ARMv8在uboot下，我司的方案是使用了ARM64模式，因此最大寻址范围是2^64Byte，理论上虚拟地址宽度最大可以到64bit，但由于很多方案并不需要这么大的虚拟地址范围，且也没有这么大的物理内存需求，因此也支持其他的虚拟地址宽度，如下图所示：
在这里插入图片描述
在uboot中，根据memmap信息，会自动确认虚拟地址宽度，具体函数如下：

//arch/arm/cpu/armv8/cache_v8.c
u64 get_tcr(int el, u64 *pips, u64 *pva_bits)
{
	u64 max_addr = 0;
	u64 ips, va_bits;
	u64 tcr;
	int i;

	/* Find the largest address we need to support */
	for (i = 0; mem_map[i].size || mem_map[i].attrs; i++)
		max_addr = max(max_addr, mem_map[i].virt + mem_map[i].size);

	/* Calculate the maximum physical (and thus virtual) address */
	if (max_addr > (1ULL << 44)) {
		ips = 5;
		va_bits = 48;
	} else  if (max_addr > (1ULL << 42)) {
		ips = 4;
		va_bits = 44;
	} else  if (max_addr > (1ULL << 40)) {
		ips = 3;
		va_bits = 42;
	} else  if (max_addr > (1ULL << 36)) {
		ips = 2;
		va_bits = 40;
	} else  if (max_addr > (1ULL << 32)) {
		ips = 1;
		va_bits = 36;
	} else {
		ips = 0;
		va_bits = 32;
	}

	if (el == 1) {
		tcr = TCR_EL1_RSVD | (ips << 32) | TCR_EPD1_DISABLE;
	} else if (el == 2) {
		tcr = TCR_EL2_RSVD | (ips << 16);
	} else {
		tcr = TCR_EL3_RSVD | (ips << 16);
	}

	/* PTWs cacheable, inner/outer WBWA and inner shareable */
	tcr |= TCR_TG0_4K | TCR_SHARED_INNER | TCR_ORGN_WBWA | TCR_IRGN_WBWA;
	tcr |= TCR_T0SZ(va_bits);

	if (pips)
		*pips = ips;
	if (pva_bits)
		*pva_bits = va_bits;

	return tcr;
}

从上述代码可知，uboot支持最大的寻址访问为2^48 Byte，虚拟地址宽度最大支持48bit，Uboot支持的页长度为4KB。

由于我司在uboot的memmap如下所示：

static struct mm_region g12a_mem_map[] = {
	{
		/* RAM */
		.virt = 0x40000000UL,
		.phys = 0x40000000UL,
		.size = 0xC0000000UL,	/* 3GB */
		.attrs = PTE_BLOCK_MEMTYPE(MT_NORMAL) |
			 PTE_BLOCK_INNER_SHARE
	}, {
		/* IO SPACE */
		.virt = 0x30000000UL,
		.phys = 0x30000000UL,
		.size = 0x10000000UL,	/* 256MB */
		.attrs = PTE_BLOCK_MEMTYPE(MT_DEVICE_NGNRNE) |
			 PTE_BLOCK_NON_SHARE |
			 PTE_BLOCK_PXN | PTE_BLOCK_UXN
	}, {
		/* List terminator */
		0,
	}
};

struct mm_region *mem_map = g12a_mem_map;

因此在我司方案上，uboot目前使用的虚拟地址有效位宽为32bit(随着映射内存的增大而改变)。

Uboot支持mmu大概流程：

_main
	board_init_f
		setup_dest_addr
		arch_reserve_mmu
		...
	board_init_r
		initr_caches
			enable_caches
				icache_enable
				dcache_enable
					mmu_setup
		...

Uboot地址翻译过程如下：
在这里插入图片描述
log信息

U-Boot 2021.04-gdd07439d-dirty (Dec 10 2021 - 09:40:25 +0800) d9_ref

Model: Semidrive kunlun D9 REF Board
DRAM:dd  reserve_round_4k
TLB table from 13fff0000 to 13fff8000				//TTBL0基地址：13fff0000
reserve_uboot
Reserving 32832k for malloc() at: 13df3f000
3.9 GiB
setup_reloc
Relocation Offset is: df94f000
Relocating to 13ff4f000, new gd at 13df3edd0, sp at 13df1bc40
board_init_r
initr_trace

从虚拟地址，获取到第一级转换表的index为1，可以拿到一级转换表的表项(描述符)为：0x4000711，如下所示：

=> md 000000013fff0008
13fff0008: 40000711 00000000 80000711 00000000    ...@............
13fff0018: c0000711 00000000 00000711 00000001    ................
13fff0028: 00000000 00000000 00000000 00000000    ................
13fff0038: 00000000 00000000 00000000 00000000    ................
13fff0048: 00000000 00000000 00000000 00000000    ................

从该描述符可以确认是块描述符，根据块描述符的含义，可以确认块描述符描述的内存基地址为0x40000000;再从虚拟地址的bit0-bit29获取物理地址的偏移，可以翻译出对应的虚拟地址：0x606023d8。

疑问:

为什么uboot需要使用块描述符而不使用表描述符？

个人见解如下：

  1. Uboot不需要像OS那样，需要对内存进行精细化管理

  2. 使用块描述符映射相对简单

3.性能对比

在打开cache后，解压的性能测试如下：

MMC read: dev # 0, block # 40, count 49152 ... 49152 blocks read: OK
## Loading kernel from FIT Image at 5e000000 ...
   Using 'conf@2' configuration
   Trying 'kernel' kernel subimage
     Description:  scmap1_ref Linux kernel
     Type:         Kernel Image
     Compression:  gzip compressed
     Data Start:   0x5e0000e8
     Data Size:    9604718 Bytes = 9.2 MiB
     Architecture: AArch64
     OS:           Linux
     Load Address: 0x5c480000
     Entry Point:  0x5c480000
     Hash algo:    crc32
     Hash value:   d9dd977c
     Hash algo:    sha1
     Hash value:   424e0624a9c5f846db303640147f2ef6a66cb291
   Verifying Hash Integrity ... crc32+ sha1+ OK
## Flattened Device Tree blob at 47400000
   Booting using the fdt blob at 0x47400000
   Uncompressing Kernel Image
   take time:345 ms

而关闭cache，解压性能如下：

MMC read: dev # 0, block # 40, count 49152 ... 49152 blocks read: OK
## Loading kernel from FIT Image at 5e000000 ...
   Using 'conf@2' configuration
   Trying 'kernel' kernel subimage
     Description:  scmap1_ref Linux kernel
     Type:         Kernel Image
     Compression:  gzip compressed
     Data Start:   0x5e0000e8
     Data Size:    9604718 Bytes = 9.2 MiB
     Architecture: AArch64
     OS:           Linux
     Load Address: 0x5c480000
     Entry Point:  0x5c480000
     Hash algo:    crc32
     Hash value:   d9dd977c
     Hash algo:    sha1
     Hash value:   424e0624a9c5f846db303640147f2ef6a66cb291
   Verifying Hash Integrity ... crc32+ sha1+ OK
## Flattened Device Tree blob at 47400000
   Booting using the fdt blob at 0x47400000
   Uncompressing Kernel Image
   take time:19246 ms

可以看出，打开Dcache后，对解压性能有巨大的影响。

lunhui2016
关注
专栏目录
【ARM Cache 与 MMU 系列文章 7.4 -- ARMv8 MMU 配置 寄存器使用介绍】
CodingCos的博客
06-04 1299
TTBR0_ELx（Translation Table Base Register 0 at Exception Level x）用于存储页表的物理基址，其中x可以是1、2或3，表示不同的异常级别。在多级页表结构中，这个寄存器指向页表的第一级。
【ARM Cache与 MMU 系列文章 7 – ARMv8/v9 MMU 页表配置 01 】
CodingCos的博客
04-18 1660
shareable attribute: 指当前内存页表项的数据是否可以同步到其它CPU上，多核CPU调用带有该属性页表项的数据，一旦某个CPU修改了数据，那么系统将自动更新到其它CPU的数据拷贝，实现内存数据一致性。64 位虚拟地址中，并不是所有位都用上，除了高 16 位用于区分内核空间和用户空间的虚拟地址外，虚拟地址的有效位的配置可以是：36, 39, 42, 47。Level 3 描述符不能指向其它表，仅能输出最终内存页的地址。的设置, 这个域就是用来配置这个项目的， 虚拟地址的有效位数为。
uboot阶段armv8处理器多核启动
hanxuan12233的博客
05-07 2132
为了提升uboot阶段并行化效率，希望在uboot中使用另外一个CPU CORE执行函数，加快系统启动时间。 只要core0和core1两个CPU并发起来，暂时不考虑CPU之间的同步与竞争。1. X0~X7参数和结果寄存器，用于参数传递、返回结果，也可用作临时寄存器或调用者保护的寄存器。 2. X9~X15调用者保护寄存器：如果函数调用者用到了这些寄存器，在调用函数之前，需要将这些寄存器压栈，函数返回后再从栈中恢复。 3. X19~X28：被调用者保护寄存。 4. 具有特殊用途的寄存器armv8将cpu分为
【ARM】v8架构programmer guide(6)_MMU内存管理模块
最新发布
Maaaa的博客
10-10 1008
快进到内存管理模块吧，其他的后面再补充~内存管理单元（MMU）允许任务或应用程序以一种不需要了解系统物理内存映射，或者可能同时运行的其他程序的方式编写。这允许您为每个程序使用相同的虚拟内存地址空间。它还允许您即使物理内存是碎片化的，也能使用一个连续的虚拟内存映射。这个虚拟地址空间与系统的实际物理内存映射是分开的。应用程序是在虚拟内存空间中编写、编译和链接的。
UBOOT阶段cache研究
塔通天的博客
05-16 1549
文章目录uboot enable cache可行性研究1、为何uboot开始要关闭mmu与cache1.1 关于MMU1.1.1、MMU简单用法1.1.2 、MMU的地址转换法1.1.3 、关闭MMU原因1.2 、关于cache1.2.1、cache的用法1.2.2、关闭cache的原因2、是否可以打开cache3、是否需要在uboot阶段将cache与内存同步3.1、cache的两种策略3.1.1、 Write-Through3.1.2、 Write-Back3.2、uboot执行的策略以及是否需要cac
【MMU篇】一文总结ARMv8中的MMU架构
Muggle的博客
05-07 3181
MMU作为当代MPU不可缺少的部件，相信大家之前都有所耳闻。今天这一篇文章从MMU的架构角度总结了MMU中的相关知识点。 内存管理描述了如何控制对系统中内存的访问。每次操作系统或应用程序访问内存时，硬件都会执行内存管理。内存管理是一种为应用程序动态分配内存区域的方式。 为什么需要MMU？ 应用处理器被设计用来运行丰富的操作系统，如Linux，并支持虚拟内存系统。在处理器上执行的软件只看到虚拟地址，处理器将其转化为物理地址。这些物理地址被呈现给内存系统，并指向内存中的实际物
ARMv8 的MMU
u011011827的博客
06-18 1250
MMU
Uboot链接脚本分析（ARMv8架构）
Muggle的博客
10-26 1512
此系列Uboot启动分析基于Uboot2021-04。 下面我们从u-boot-spl.lds链接脚本来分析镜像结构。 链接脚本的开头定义了两段内存空间，分别定义了sram和sdram的起始地址和长度。在i.MX8中，这两段定义对应于CPU内部的sram和外部的ddr。 MEMORY { .sram : ORIGIN = IMAGE_TEXT_BASE, LENGTH = IMAGE_MAX_SIZE } MEMORY { .sdram : ORIGIN = CONFIG_SPL_BSS_START_A
Uboot中ARMV7和ARMV8 MMU配置
qq_36781842的博客
01-28 628
Uboot中ARMV7和ARMV8 MMU配置
arm mmu和cache注意
groundhappy的专栏
11-08 1589
在编译raspberry-uboot的时候遇到了很多的问题。 比如memset的时候指针无缘无故跑飞。很可能是mmu和cache的问题 在开启CACHE的情况下 1 JTAG等等调试的时候是通过监听地址总线上的数据来暂停的。比如断点在A ，地址总线上出现了A，此时就暂停CPU。断下来了。 如果开启了CACHE，对于A-4，A， A+4地址 当执行到A-4的时候。可能由于cache
【置顶】ARMv8/ARMv9架构入门到精通-[目录]
热门推荐
baron-周贺贺-代码改变世界ctw
06-30 1万+
周贺贺，baron，代码改变世界，coding_the_world，Arm精选，arm_2023，安全启动，加密启动 optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表，Non-cacheable,Cacheable, non-shareable,inner-shareable,outer-shareable, optee、ATF、TF-A、Trustzone、optee3.14、MMU、V
使用 Armv8-A CPU 中的性能监控单元 (PMU) 配置固件
baron-周贺贺-代码改变世界ctw
11-14 503
Armv8-A CPU 中的性能监控单元 (PMU) 提供硬件级性能监控和分析功能。PMU 通过计数器收集硬件事件计数。计数器包括周期计数器和事件计数器。您可以配置：每个事件计数器对指定的硬件事件进行计数。每个计数器从各种 CPU 异常级别和状态的工作负载收集硬件事件。perf 等工具使用 PMU 来分析在 Armv8-A CPU 上运行的 Linux 应用程序。然而，没有通用的方法来使用 PMU 来分析固件，因为它运行在裸机环境中。
armv8/armv9不同特权程序之间的跳转模型
baron-周贺贺-代码改变世界ctw
02-27 1583
Exception Level之间的跳转模型 镜像之间的跳转模型 注意，如果是同Exception Level之间的跳转，如uboot(EL1)到kernel(EL1), 至少有以下三种方式：
U-boot15（armv8）启动流程（基于展锐平台）
qq_44520949的博客
06-27 1507
SPL全称Secondary Program Loader，及第二阶段程序加载器，为什么时第二阶段，因为第一阶段是固化的Rom Code正常启动时：ROM Code从存储介质(eMMC/UFS)加载SPL到IRAM中的，SPL进一步加载UBoot到DDR中 运行。下载模式时：ROM Code进入下载等待模式，当检测到与电脑的通讯时，从USB加载FDL1到IRAM中去 的，FDL1进一步从USB加载FDL2（及UBoot）到DDR并执行。不难看出这里的FDL1充当了SPL作为第二 阶段程序加载器。
ARMv8架构u-boot启动流程详细分析(1)
weixin_44810385的博客
08-08 3647
armv8 uboot启动流程
ARMv8 MMU及Linux页表映射
lgb571的专栏
12-19 321
https://www.cnblogs.com/LoyenWang/p/11406693.html
armV8 uboot 启动流程简介
weixin_44740132的博客
03-18 1387
armv8 uboot 启动
Linux内存管理 MMU/IOMMU/SMMU
生活需要深度
01-01 1万+
要想理解好Linux的页表映射，MMU的机制是需要去熟悉的，因此将这两个模块放到一起介绍。。MMU：完成的工作就是虚拟地址到物理地址的转换，可以让系统中的多个程序跑在自己独立的虚拟地址空间中，相互不会影响。程序可以对底层的物理内存一无所知，物理地址可以是不连续的，但是不妨碍映射连续的虚拟地址空间。TLBMMU工作的过程就是查询页表的过程，页表放置在内存中时查询开销太大，因此专门有一小片访问更快的区域用于存放地址转换条目，用于提高查找效率。当页表内容有变化的时候，需要清除TLB，以防止地址映射出错。
ARMv8 MMU和translation stages、translation regimes和相关寄存器
W1Z1Q的专栏
09-24 1981
ARMv-8 MMU的translation regimes、translation stages和相关寄存器
ARMv8高速缓存（Cache）和内存管理单元（MMU）
太白断水客
02-04 2389
Cache弥补取速率差异。MMU控制Cache策略、内存属性、访问权限并提供虚拟地址映射功能。
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值