当然,altera FPGA 的JTAG和AS下载模式是得这么接。但是,我有个小提醒给各位:请注意VCCA的定义,VCCA是同时给FPGA锁相环路供电的2.5V。在锁相环引脚上我接有0.01uF的电容,可以想象它能够移除大约100MHz以上的射频能量,因此对JTAG下载口的其上拉作用的VCCA影响不大(JTAG配置模式的带宽并不高),0.01uF的电容不可能对其有什么不良影响。
现在的问题是这样的,我的AD7667需要一个2.5V的基准源,刚好VCCA也是2.5V,既然如此就接过来吧。这么一接,AD7667工作良好,tmd jtag下载方式却不能用了。。。郁闷。
想来想去,一查板子,突然发现作为基准源的2.5V(就是VCCA)同时也经过了一个47uF的电容接地了。脑子里灵光一闪,知道原因了:47uF对上拉TMS和TDI的VCCA(就是2.5V)起了“滤波作用”,这样,跟下载器相连的TMS和TDI一旦被高速的拉低或拉高时,其实就只能输出接近于3.3/2 = 1.6v的高阻状态。如此一来,当然无法被Quartus识别了。
总结:
(1)锁相环的供电电源和上拉TMS、TDI的VCCA最好分开,减少耦合.
(2)给AD7667提供基准源的2.5V决不能与VCCA混为一谈。不要偷懒,一定要用独立的2.5V给JTAG口供电。
(3)其余照上图连接,一定OK。