ECC纠错算法

当往NAND Flash的page中写入数据的时候，每256字节我们生成一个ECC校验和，称之为原ECC校验和，保存到PAGE的OOB（out-of-band）数据区中。当从NAND Flash中读取数据的时候，每256字节我们生成一个ECC校验和，称之为新ECC校验和。



将从OOB区中读出的原ECC校验和新ECC校验和按位异或，若结果为0，则表示不存在错（或是出现了 ECC无法检测的错误）；若3个字节异或结果中存在11个比特位为1，表示存在一个比特错误，且可纠正；若3个字节异或结果中只存在1个比特位为1，表示 OOB区出错；其他情况均表示出现了无法纠正的错误。


假设ecc _code_raw[3]  保存原始的ECC校验码，ecc _code_new[3]  保存新计算出的ECC校验码，其格式如下表所示：




对ecc _code_raw[3]  和 ecc_code_new [3]  按位异或，得到的结果三个字节分别保存在 s0,s1,s2 中，如果s 0s1s2 中共有11个Bit位为1，则表示出现了一个比特位错误，可以修正。定位出错的比特位的方法是，先确定行地址（即哪个字节出错），再确定列地址（即该字节中的哪一个Bit位出错）。


确定行地址的方法是，设行地址为 unsigned char  byteoffs，抽取 s1 中的 Bit7,Bit5,Bit3,Bit1 ，作为 byte offs 的高四位， 抽取 s 0中的 Bit7,Bit5,Bit3,Bit1  作为 byteoffs 的低四位， 则 byteoffs 的值就表示出错字节的行地址（范围为0 ~ 255）。
确定列地址的方法是：抽取 s2 中的 Bit7,Bit5,Bit3  作为 bitnum 的低三位，bitnum其余位置0，则bitnum的表示出错Bit位的列地址 （范围为0 ~ 7）。


下面以一个简单的例子探索一下这其中的奥妙。
假设待校验的数据为两个字节，0x 45 （二进制为 0100 0101 ）和 0x38 （二进制为 0011 1000 ），其行列校验码如下表所示：






从表中可以计算出CP5 ~ CP0的值，列在下表的第一行（原始数据）。假设现在有一个数据位发生变化，0x 38 变为 0x3A ，也就是 Byte
1 的Bit 1由0变成了1，计算得到新的CP5 ~ CP 0 值放在下表第2行（变化后数据）。新旧校验码求异或的结果放在下表第三行。


可见，当 Bit
1发生变化时，列校验值中只有CP1，CP2，CP4发生了变化，而CP0，CP3，CP5没变化，也就是说6个Bit校验码有一半发生变化，则求异或的结果中有一半为1。同理，行校验求异或的结果也有一半为1。这就是为什么前面说256字节数据中的一个Bit位发生变化时，新旧22Bit校验码求异或的结果中会有11个Bit 位为1。





再来看怎么定位出错的Bit位。以列地址为例，若CP5发生变化（异或后的 CP5=1 ），则出错处肯定在 Bit 4 ~ Bit 7中；若CP5无变化（异或后的 CP5=0 ） , 则出错处在 Bit 0 ~ Bit 3 中，这样就筛选掉了一半的Bit位。剩下的4个Bit位中，再看CP3是否发生变化，又选出2个Bit位。剩下的2Bit位中再看CP1是否发生变化，则最终可定位1个出错的Bit位。下面的树形结构更清晰地展示了这个判决过程：

图表 1  出错Bit列地址定位的判决树

注意：图中的CP指的是求异或之后的结果中的CP


为什么只用CP4，CP2，CP0呢？其实这里面包含冗余信息，因为CP5=1则必有CP4=0，CP 5=0 则必有CP4=1，也就是CP5跟CP4一定相反，同理， CP3 跟CP2一定相反，CP1跟CP0一定相反。所以只需要用一半就行了。


这样，我们从异或结果中抽取出CP5，CP3，CP1位，便可定位出错Bit位的列地址。比如上面的例子中 CP5/CP3/CP1 = 001 ，表示Bit 1出错。


同理，行校验RP1发生变化，抽取RP1，可知Byte 1发生变化。这样定位出Byte 1的Bit 0出错。
当数据位256字节时，行校验使用RP0 ~ RP15，抽取异或结果的 RP 15， RP13 ， RP11 ， RP 9， RP 7， RP 5，RP3，RP1位便可定位出哪个Byte出错，再用CP5,CP3,CP1定位哪个Bit出错。