研究点:硬件加速FPGA版 针对网络: MobileNet 并行设计: ①标准卷积层:仅在MobileNet网络第一层,受限于AXI总线(64/16)传输数据给深度卷积运算, 输入通道展开 卷积核展开 输出通道展开 输出特征图展开 并行度 3 9 4 1 108 ②深度可分离卷积层: ②.1:深度卷积并行设计 输入INPUT: 由表2-2可知,来自两个部分,①标准卷积的输出;②点卷积的输出。 采用多路选择器M