第二章 Composer原理图输入工具

Cadence公司设计平台DFII成套工具中的原理图输入工具称为Composer。这是一个全能的原理图输入工具。我们一般采用它来设计小单元的晶体管级原理图、大电路的门级原理图、以及同时含逻辑门和Verilog代码的复杂电路的原理图。此时原理图中的一些部件包含最底层的晶体管，而另一些包含Verilog代码。由于与Composer一起使用的仿真器都是Verilog仿真器，所以这些混合原理图可以与仅含逻辑门和晶体管的原理图一样，使用相同的仿真器进行仿真。（原理图输入工具在文档中称为Composer，但是在窗口标题中却称为Virtuoso Schematic Editing）

我发现原理图对所有层次的设计都极为有用。此外，即使对于完全用verilog代码完成的设计，在原理图中连接Verilog部件比用大的变量表及命名的导线来表示连接关系的一大段代码要更容易理解。
Composer可以与DFII成套工具的所有工具链接，也可以与其他的成套工具链接。Composer是IC工具的一部分。

（1）Composer与Verilog-XL和NC_Verilog仿真器集成在一起，因此我们可以将一副原理图输出到仿真器中。
（2）Composer与Cadence Virtuoso-XL 版图工具链接，因此我们可以看到在版图与原理图之间的联系。
https://www.global-foundryview.com/GFVLogin/Login?URL=/

2.1 启动Cadence建立一个新的工作库

这段属于基本操作，不多加介绍。

2.2 建立新单元

2.2.1 建立原理图视图

快捷键 i 放置管子，快捷键 u 撤回，快捷键 w 连线，快捷键 q 查看属性，以及其他快捷键。

2.2.2 建立符号图

Design→Create CellView→From CellView，Cadence生成的符号是一个简单的矩形，可以用弧形和小圆圈把它修改成便于理解的形状。

2.3 打印原理图

Design→plot→submit