vlsi复习

最新推荐文章于 2024-07-28 15:37:27 发布

对象是new出来的

最新推荐文章于 2024-07-28 15:37:27 发布

阅读量447

点赞数

文章标签：人工智能单片机物联网

本文链接：https://blog.csdn.net/Martin_666/article/details/130598369

版权

一.绪论

1.1集成电路基本概念

1.1.1继承电路的定义

集成电路，是指采用半导体制造工艺，把一个电路所需的晶体管、二极管、电阻、电容电感等元件连同他们的连线在一块或几块很小的半导体晶片或介质基片上一同制作出来，形成完整的电路。

优势：体积小，重量轻，引出线与焊接点少、寿命长、可靠性高、能耗低、成本低、便于大规模生产。

1.1.2 IC发展史

1.1.3 IC的分类

按功能结构分类：模拟集成电路（运放、滤波）、数字集成电路（CPU、存储器）、数模混合集成电路（模拟信号+数字信号主力）。
按制作工艺分类：
集成度高低：SSI、MSI、LSI、VLSI、ULSI、GLSI
应用领域
外形

1.2 IC设计与制作流程

电路设计、制造、封装、测试

1.2.1 集成电路设计流程

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-xZ2KjyCF-1683694078677)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230506173804427.png)]

1.2.2 制造的基本步骤

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-YZBqRcFl-1683694078678)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230506173732365.png)]

硅片制备、芯片制造、芯片测试\拣选、装配与封装、终测。

硅片制造厂商原材料：沙 → 硅、生产成硅锭，切割成制造芯片的薄硅圆片。

芯片制造 = IC的流片：平面光刻、清洗、制膜、光刻、刻蚀、掺杂等工艺步骤。

1.2.3 IC工艺技术水平衡量指标

1.集成度：芯片包含元件数目。

2.特征尺寸：定义为器件中最小线条宽度。（通常为沟道长度）

关键：光刻技术。

3.晶片直径

4.芯片面积

5.封装（THP，SMP，SiP）

6.电源电压、布线层数：电压降低，功耗减少。层数增多

7.成品率

1.3IC发展趋势

1.3.1国际IC发展趋势

浸入式光刻，DFT、DFM、IP核复用方向、封装业无铅化要求、Soc技术带来测试挑战。新兴器件（CMOS器件尺寸小到极限）

1.3.2我国IC发展趋势

习题

1.什么是集成电路

集成电路是指通过半导体制造工艺，将电路所需的晶体管、二极管、电阻等元器件连同他们的连线在一块半导体晶片上一同制作出来形成完整的电路。
2.集成电路的分类

按功能结构，制造工艺，集成度。
3.什么是IC的集成度与特征尺寸，有何关系？

集成度指芯片中包含的元器件的个数，特征尺寸指器件中最小线条宽度。
4.集成电路的设计流程
5.IC制造5个主要步骤？

硅片制造（晶体生长、滚圆、切片、抛光）、芯片制备（清洗、成膜、光刻、刻蚀、掺杂）、

硅片测试/拣选、装配与封装（压焊包封）、终测（电学测试）。
6.衡量国家集成电路工艺技术水平的标准？

集成度、特征尺寸、晶片直径、芯片面积、封装技术、电源电压、布线层数、成品率
7.什么是摩尔定律？他预测了什么？

当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。

预测了信息技术进步的速度

8.集成电路未来的发展方向？

低功耗Soc芯片技术，DFM，DFT，IP核复用，新兴器件，封装无铅化要求。
9.提高IC的集成度，工艺技术有哪些发展？

增大芯片面积，缩小器件特征尺寸，光刻技术改进。

集成电路制造（硅衬底制造工艺）

2.1 IC制造的基本要素

2.1.1 IC制造的基本要求

微细加工：严格控制颗粒纯度、温度、湿度和震动条件

自动化制造

要求：

成品的高可靠性
成品的高利用效率
对工作人员人身安全的保证、环保标准达标
产品生产的高复制性

2.1.2 标准生产线的几大要素

净化间、超纯水、高纯气体、超净高纯试剂、高纯度的单晶材料、人才

2.2 主要制造工艺

2.2.1 IC制造的基本流程

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Q7x9qct8-1683694078679)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230506181707998.png)]

2.2.2 制造IC的材料

硅材料：

优势：

地球储量丰富，原材料成本低。
硅材料制作工艺成熟，提纯工艺简单。
无毒，不污染
可以生长大直径、少缺陷的高质量晶体。
硅材料上方便形成稳定的氧化层作为绝缘层

（1）半导体级硅（多晶）

（2）晶体结构

（3）单晶硅生长：直拉法

（4）硅中的晶体缺陷

2.2.3 硅片制备

1.基本过程

整形处理
切片
磨片和倒角
刻蚀
抛光
清洗
评估
包装

2.2.4 氧化

SiO2（坚硬致密，无孔）有化学稳定性、电绝缘性。作为MOSFET的栅氧化层，器件保护层、绝缘材料、电容器介质。

SiO2层作用

保护硅片上集成的器件和电路免受划伤沾污。
限制带电载流子场区隔离（表面钝化）
栅氧或存储器单元结构中的介质材料。
（选择性）掺杂中的注入遮蔽
金属导电层间的介质层

2.2.5 淀积

硅芯片工艺是平面加工的过程，在平面工艺过程中会在硅片表面生长各种各样的薄膜，薄膜的生长采用淀积方法。

2.2.6 光刻

1.光刻概念及工艺流程

光刻是一种图像复制技术。将掩膜版上的图形精确地复制到涂在硅片表面的光刻胶上，然后在光刻胶保护下对硅片进行离子注入，刻蚀，金属蒸镀。

光刻的最小线宽直接决定期间的最小特征尺寸

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-jv7j1z0o-1683694078679)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230506192938108.png)]

2.光刻胶

也称光致抗蚀剂

3.光源与曝光系统

下一代光刻工艺：EUV设备。

2.2.7 刻蚀

干法刻蚀

SiO2刻蚀，刻蚀氧化物制作通孔和接触孔。
湿法刻蚀
干湿法的比较
新技术
- TMAH湿法刻蚀
- 软刻蚀

2.2.8 离子注入

向硅衬底引入可控数量的杂志，改变其电学性能的方法。

优点：

掺杂均匀性好（扫描方法控制均匀性）
温度低
精确控制杂质含量
可以注入各种各样元素

缺点：

高能杂志离子注入可能产生缺陷，甚至产生非晶层，必须经过高温退火加以改进
产量小
注入设备复杂
不安全因素（高温、有毒气体）
引入沾污

发展趋势：

未来一段时间，离子注入仍保持重要地位

低能量掺杂有待研究。

2.3 CMOS工艺流程

2.3.1 基本工艺流程

N阱的形成

利用氧化光刻工艺在硅片上定义出N阱区，并在所定义的N阱区域扩散或注入N型杂志。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-wQeeDwR7-1683694078680)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230506195146419.png)]

定义有源区

在硅片上生长一层薄的SiO2层（减小氮化硅对衬底的应力），在SiO2层上淀积一层Si3N4层。

利用氧化光刻工艺定义出有源区（NPN和PNP、栅区、源漏区）
沟道调节离子注入

光刻工艺、N阱区域使用光刻胶进行掩遮，采用硼离子注入调整NMOS器件的阈值电压Vth，
局部硅氧化

去除上述步骤使用的光刻胶，重新生长一层厚SiO2层，此步中覆盖氮化硅的区域不会发生氧化反应，因此称为局部硅氧化工艺。
生长栅氧化层

腐蚀剩余的氮化硅和薄的SiO2层然后再生长出一层薄的MOS器件栅氧化层。
制备多晶硅栅极

在硅圆片上淀积多晶硅薄膜，
制备PMOS
制备NMOS
接触孔的形成
互联布线形成

2.3.2 闩锁效应预防措施

防治措施：设计时确保环路增益小于1，适当选择掺杂浓度和分布、版图设计规则

习题

1.集成电路制造的基本要求是什么？

成品的高可靠性，成品的高利用效率，工作人员人身安全的保证、环保标准达标、生产产品的高复制性。
2.简述集成电路制造的基本流程？

硅片制造，芯片制备、芯片测试与拣选、装配与封装、终测（电学、环境测试）
3.什么是半导体级硅，如何得到？

SGS，用于制造芯片的高纯度硅，碳加热、提纯冶金级硅产生三氯硅烷，西门子方法生产SGS。
7.简述硅片的制备基本过程？
8.典型的光刻工艺流程？

衬底、涂胶、前烘、曝光、显影、坚膜、腐蚀、去胶。
9.下一代光刻工艺趋势？

EUV设备、步进光刻机、深紫外光源
10.离子注入作用？

改变电学性能（调整阈值电压，形成源漏区）
11.为什么离子注入后需要退火

消除晶格损伤
12.绘出N衬底硅珊PMOS管制作过程各步骤结构变化剖面图
13.什么是CMOS晶体管有源区？采用什么工艺调整CMOS阈值电压？

离子注入。

3. MOSFET

FET:场效应晶体管。

3.1 MOSFET结构与特性

3.1.1 结构

根据沟道材料掺杂类型不同 MOS器件分为NMOS和PMOS。

以NMOS为例：

器件制作在P衬底上，两个重掺杂区的N型区（N+区）形成源端S和漏端D，S与D为对称结构，重掺杂的多晶硅区作为栅极G，一层薄的SiO2将栅与衬底隔离。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-gmn5IElt-1683694078680)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230507121049485.png)]

两个N+区，提供载流子的为S，收集载流子的为漏区。

3.1.2MOSFET电流电压特性

阈值电压

形成沟道所对应的栅极电压VG成为阈值电压 Vth，

对于NMOS，Vg从0上升到Vth，晶体管导通，VG进一步增加，源漏电流继续增大。

通过向沟道注入杂志来调整阈值电压

3.1.3 开关特性

1.噪声容限

电路节点上电压或电流出现非设计所期望的变化

2.瞬态特性

实际逻辑电路存在一定的上升下降延迟。

3.2 短沟道效应

当MOS器件沟道长度减小，许多原来可以忽略的效应变得显著起来，甚至会成为主导因素，导致器件的特性与长沟道模型发生偏离，这种偏离成为短沟道效应。

习题

1.什么叫场效应晶体管？与双极型晶体管比有哪些有点？

多数载流子参与导电，也成为单极性晶体管。

优点：输入阻抗好，温度稳定性好，噪声小，开关速度快，功耗低，制造工艺简单。
2.描述MOSFET的种类及各自的I/V特性

NMOS

PMOS
3.什么是MOS晶体管的阈值电压，受哪些因素影响？

晶体管形成沟道时所对应的栅极电压VG称为阈值电压Vth。受沟道材料掺杂浓度的影响。
4.什么是MOS器件的短沟道效应？

MOS器件的沟道长度减小，许多原来可以忽略的效应变得显著起来，甚至成为主导因素，导致器件的特性与长沟道模型发生偏离，这种偏离称为短沟道效应。

4.基本数字电路集成

4.1CMOS反相器

4.1.1 结构与工作原理

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-YLwS5gaB-1683694078681)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230507123946730.png)]

4.1.2 静态特性

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-302r8Joa-1683694078682)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230507124210755.png)]

1.开关阈值Vs

定义为Vin = Vout点的输出电压

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-uMAHpzk0-1683694078684)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230507124326727.png)]

2.噪声容限

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-P0VsvjLI-1683694078685)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230507124441082.png)]

4.1.3 动态特性

4.2.2 CMOS逻辑电路

1.CMOS 2-input 或非门

4.2.3 CMOS传输门

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-OAbC8M3E-1683694078685)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230508224121383.png)]

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-UuVFJmmY-1683694078686)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230508224157869.png)]

4.3CMOS时序逻辑电路

4.3.1RS锁存器

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-dqcE24Yf-1683694078686)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230508191008281.png)]

4.3.2 D锁存器和边沿触发器

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-aOLrBZVl-1683694078686)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230508222238630.png)]

4.4 扇入扇出

门电路所具有的输入端的数目称为该逻辑电路的扇入（fan-in）

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-71Jlu2ng-1683694078687)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230508222759060.png)]

4.6 存储器

复习

6.设计方法

逻辑设计、验证、电路设计、版图设计

1.门阵列设计

又称为母片设计，

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-dEHPJV9k-1683694078687)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230509124147813.png)]

缺点：单元内晶体管使用率不高，布线困难
2.标准单元设计

标准单元由半导体代工厂提供，并存于设计系统的物理单元库中。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-TqnlAsZw-1683694078688)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230509124556041.png)]

优点：布线通过率高，面积利用率高，

缺点：单元库开发需要大量人力物力

3.全定制设计

设计人员根据用户提出的功能，性能面积成本要求，对电路结构逻辑各个层次进行精心设计，

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-SzCsV4l3-1683694078688)(C:\Users\马丁\AppData\Roaming\Typora\typora-user-images\image-20230509124800686.png)]

8 版图设计

8.1版图设计规则

最小宽度Width
最小间距Space
必要的交叠Ovarlap

8.1.1 规则分类

1.λ规则

λ取最小沟道长度一半，其他尺寸都用λ的整数倍表示
2.微米规则

给出制造中所用到的最小尺寸，间距以及交叠，个尺寸没有固定的比例关系。

8.1.2 设计规则举例

习题

1.版图设计规则意义？两种规则描述方法？

使电路设计尽可能紧凑，同时成品率尽可能高。

λ规则和微米规则
2.全定制版图设计主要特点？

全部由人工实现，效率性能较高，适用于小规模电路设计
3、后端设计任务？

将门级网表转换为版图，对版图进行设计规则检查，电路一致性检查。提取版图延时信息，供仿真使用
4.什么是布局布线？

w-1683694078688)]