EndTask

最新推荐文章于 2021-08-06 18:50:23 发布
最新推荐文章于 2021-08-06 18:50:23 发布
阅读量1.4k 收藏
点赞数
分类专栏： 安全攻防 文章标签： hook 任务 api 微软
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Matrix_Designer/article/details/5921218
版权

前些日子，写了个软件自保护的Demo，通过Hook OpenProcess，将试图获取PROCESS_TERMINATE标志的进程句柄过滤掉，这样可以达到间接拒绝TerminateProcess的效果。当然，代码和思路都是别人的，我只是整理了下，呵呵。这种方法只能对付进程管理器的结束进程，却无法解决结束任务。昨晚经好友指点，才知道原来结束任务是通过EndTask这个API调用实现的，小试牛刀，Hook掉这个API，成功解决！很是迷惑，这个微软既然有TerminateProcess了，为什么还要EndTask呢。查了些资料，了解到EndTask内部调用NtRequestWaitReplyPort与子系统进程csrss.exe进行通信，csrss.exe再调用TerminateProcess结束对应程序，原来如此

Matrix_Designer
关注
专栏目录
结束任务函数 Endtask function
Inside Windows
10-19 3002
;结束任务函数BOOL STDCALL  EndTask (HWND hWnd, BOOL fShutDown, BOOL fForce) BOOL WINAPI EndTask(    HWND hwnd,    BOOL fShutdown,    BOOL fForce){参数Hwnd为要关闭的窗口 若是单线程窗口则线程被结束 进程随之结束参数fShutdown 暂不明确定义 估计可能是是否
C#调用endtask
weixin_30685029的博客
11-23 165
原文最早发表于百度空间2009-03-23 写这个小工具主要是因为自动化测试那边反馈了一个问题和endtask有关，结果写完之后发现这个问题从程序外部测试不了……c#调endtask主要也是用DllImport("user32.dll")实现： [DllImport("user32.dll")] public static extern bool EndTask(I...
taskeng.exe是什么进程
做最好的自己
09-01 1万+
这个是用于计划任务的，如果你没有使用计划任务，关掉没有任何影响。 taskeng.exe 开放分类： 系统 文件名: taskeng.exe 显示名: Microsoft 任务计划程序引擎 描述: 任务计划程序引擎 发行者: Microsoft Corporation 数字签名方: Microsoft Windows Verification PCA 文件类型: 应用程序 自动启动: 否 文件路径
https协议_2
七月听雪的博客
03-26 228
SSL协议： HTTPS就是在普通的HTTP基础上加上SSL协议变成安全的通讯协议的。 SSL就是利用非对称加密来互通对称加密的密钥的。 对称加密就是一个密钥，既可以加密也可以解密。非对称加密就是有两把密钥（公钥，私钥），一把只能加密，一把只能解密。 小红给小灰公钥Key1的同时，自己手里还有一把私钥Key1。 小灰生成的密钥Key2，在之后二者通讯加密要用...
gradle学习笔记之hook task
yuanjw2014的专栏
01-07 4104
这周在项目中加入hotfix功能，在gradle下需要在构建流程中嵌入代码注入的处理，用到了hook task（在已有插件Taskgraph中嵌入自定义task），参考ReactNative的react.gradle脚本。 总结如下： 1.使用命令–dry-run 查看执行的task，判断hook位置（插入点），这样看到的是执行的所有task，github 上有个插件可以看到task依赖树更清楚
请修改这个代码`timescale 1ns / 1ns module apb_master ( input PRESETn, input PCLK, output [31:0] PADDR, output PWRITE, output PSEL, output PENABLE, output [31:0] PWDATA, input [31:0] PRDATA, input PREADY ); reg [31:0] PADDR; reg PWRITE; reg PSEL; reg PENABLE; reg [31:0] PWDATA; wire [31:0] rdata; // task apb_init; begin PADDR <= 32'h0; PWRITE <= 1'b0; PWDATA <= 32'h0; PSEL <= 1'b0; PENABLE <= 1'b0; #2 PRESETn <= 1'b0; #2 PRESETn <= 1'b1; #2 end endtask // task apb_read; input [31:0] address; output[31:0] data; begin PADDR = address; PWRITE = 1'b0; // READ; PSEL = 1'b1 ; PENABLE= 1'b0 ; @(posedge PCLK); PENABLE = 1'b1 ; while (PREADY !== 1'b1) @(posedge PCLK); while (PREADY === 1'b1) begin @(posedge PCLK); rdata <= PRDATA; end data = rdata; // must be blocking PSEL = 1'b0 ; PENABLE= 1'b0 ; // @(posedge HCLK); end endtask // task apb_write; input [31:0] address; input [31:0] data; begin PADDR = address; PWDATA = data; PWRITE = 1'b1; PSEL = 1'b1; PENABLE = 1'b0; @(posedge PCLK); PENABLE = 1'b1; while (!PREADY) @(posedge PCLK); // wait for interface to be ready PSEL = 1'b0; // deselect slave PENABLE = 1'b0; // disable transfer PADDR = 32'd0; PWDATA = 32'd0; PWRITE = 1'b0; // reset write signal @(posedge PCLK); end endtask // endmodule
06-08
endtask task apb_write(input [31:0] address, input [31:0] data); begin reg_addr ; reg_wdata ; reg_write ; reg_sel ; reg_enable ; @(posedge clk); while (!ready) @(posedge clk); reg_sel ; ...
task lvc_apb_master_driver::drive_transfer (lvc_apb_transfer t); `uvm_info(get_type_name(), "drive_transfer", UVM_HIGH) case(t.trans_kind) IDLE : this.do_idle(); WRITE : this.do_write(t); READ : this.do_read(t); default : `uvm_error("ERRTYPE", "unrecognized transaction type") endcase endtask : drive_transfe
06-07
好的，下面逐行解释这段代码的含义： ``` task lvc_apb_master_driver::drive_transfer (lvc_apb_transfer t); ``` 定义一个 SystemVerilog 任务，任务名为 `drive_...endtask : drive_transfer ``` 任务结束。
task A：：main_phase（uvm_phase phase） uvm_status_e me_status； bit [31:0] b_reg; foreach(mo_env.mo_regmodel.ulqec[i].UL_QEC_STAGE2_C1I_X[k]) begin b_reg = 0; b_reg[14∶0]=1; mo_env.mo_regmodel.ulqec[i].UL_QEC_STAGE2_C1I_X[k].write(me_status,b_reg) end endtask 有哪些语法错误
06-03
这段代码的语法看起来是 SystemVerilog，而不是一般的编程语言，因此需要进行 SystemVerilog 语法的检查。以下是我检测到的语法错误： 1. 在 task A 的定义中，缺少了 input 或者 output 端口的声明，...endtask ```
module test; typedef struct packed { logic [9:-1][2:0] a; ///REQ-EXT-10001, REQ-EXT-10004 } ST1; typedef struct { ST1 st1; ST1 st2[2:0]; }ST2; initial begin ST2 st2; st2 = '{2'b01, '{3'b1, 3'b0, 12'b1}}; $display("ST1:%p", s.st1); foreach (s.st2[i] $display("ST2[%0d]:%p", i, s.st2[i]); endtask $display("%", st2); //CHECK-001:'{a:'h1}, st2:'{'a:'h1}, '{a:'h0},'{a:h1}}} end endmodule this piece of verilog code, when compiled by vcs, it reports 1 error: Parsing design file 'sc_assignment_pattern_027.sv' Error-[SE] Syntax error Following verilog source has syntax error: "sc_assignment_pattern_027.sv",28:token is 'task' task print_structs(ST2 s); how should I fix this error?
06-08
endtask initial begin ST2 st2; st2 = '{2'b01, '{3'b1, 3'b0, 12'b1}}; print_structs(st2); end endmodule ``` In this code, the print_structs function is defined as a task using the "task" ...
module DW01_add_tb; // Declare inputs and outputs reg [3:0] A; reg [3:0] B; reg CI; wire [3:0] SUM; wire CO; // Instantiate design under test DW01_add dut( .A(A), .B(B), .CI(CI), .SUM(SUM), .CO(CO) ); // Initialize inputs initial begin A = 4'b0000; B = 4'b0000; CI = 0; end // Adder test case task test_adder; // Test case 1: 0 + 0 with carry-in of 0 A = 4'b0000; B = 4'b0000; CI = 0; #10; if (SUM !== 4'b0000 || CO !== 1'b0) $display("Test failed! 0 + 0 should be 0 with carry-out of 0"); // Test case 2: 7 + 3 with carry-in of 0 A = 4'b0111; B = 4'b0011; CI = 0; #10; if (SUM !== 4'b1010 || CO !== 1'b0) $display("Test failed! 7 + 3 should be 10 with carry-out of 0"); // Test case 3: 5 + 11 with carry-in of 1 A = 4'b0101; B = 4'b1011; CI = 1; #10; if (SUM !== 4'b0001 || CO !== 1'b1) $display("Test failed! 5 + 11 should be 16 with carry-out of 1"); // Test case 4: 15+15 with carry-in of 1 A = 4'b1111; B = 4'b1111; CI = 1; #10; if (SUM !== 4'b1110 || CO !== 1'b1) $display("Overflow!!!"); endtask // Run test cases initial begin test_adder(); $finish; end endmodule // DW01_add_tb If I want to add clock signal to this testbench, how should I modify the code?
最新发布
06-14
endtask // Run test cases initial begin // Toggle clock signal forever #5 clk = ~clk; // Run test cases test_adder(); $finish; end endmodule // DW01_add_tb ``` In this modified code, a ...
FPGA学习笔记12--task和endtask
weixin_43323123的博客
03-11 366
module alutask(code,a,b,c); input[1:0] code; input[3:0] a,b; output[4:0] c; reg[4:0] c; task my_and; //任务定义，注意无端口列表 input[3:0] a,b; ...
关于win7下r3窗口进程保护的一些方式
被遗弃的庸才博客
08-06 2195
背景 随着Windows PG保护的出现，过去内核挂钩inline hook的时代逐渐远去，hook OpenProcess的日子也一去不复返了。那么，如果想在Windows操作系统上不那么轻易的被结束掉（这里主要考虑不在r3被结束，都在内核还干不掉你），有没有什么方法？ 常见方式 通常情况下如果是在r0，注册一个ObRegisterCallbacks回调，对PROCESS_TERMINATE权限进行限制，就能解决别人调用TerminateProcess结束进程的情况。 if (pOperatio
时间调度的架构
u011556018的博客
07-18 631
欢迎使用Markdown编辑器写博客本Markdown编辑器使用StackEdit修改而来，用它写博客，将会带来全新的体验哦： Markdown和扩展Markdown简洁的语法 代码块高亮 图片链接和图片上传 LaTex数学公式 UML序列图和流程图 离线写博客 导入导出Markdown文件 丰富的快捷键 快捷键 加粗 Ctrl + B 斜体 Ctrl + I 引用 Ctrl
verilog中的task用法
热门推荐
a14730497的专栏
09-29 10万+
任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有 在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么这个任务是不会 执行的。调用某个任务时可能需要它处理某些数据并返回操作结果，所以任务应当有接收数 据的输入端和返回数据的输出端。另外，任务可以彼此调用，而且任务内还可以调用函数。  1．任务定义 任务定义的形式如下： tas
使用VC++通过远程进程注入来实现HOOK指定进程的某个API
翻肚鱼儿的博客
07-27 996
使用VC++通过远程进程注入来实现HOOK指定进程的某个API 前阵子读到一篇关于《HOOK API入门之Hook自己程序的MessageBoxW》的博客，博客地址：http://blog.csdn.net/friendan/article/details/12222651，感觉写的很好但这篇博客主要讲的是本进程（本程序）的API HOOK那么如何将DLL注入到远程进程并进行API HOOK呢，好了废话不多说直接动手实践。 创建DLL动态库（我是在vs2008上实现的） 新建项目 创建一个名为.
结束进程方法
wxdvc的专栏
12-08 4448
方法一针对有窗口的消息攻击法void main(void){   HWND hwnd = FindWindow(NULL, "sai";   SendMessage(hwnd,WM_CLOSE,0,0);//PostMessage(hwnd,WM_CLOSE,0,0);//SendMessage(hwnd,WM_SYSCOMMAND,SC_CLOSE,0);//PostMessage(hwnd,W
hook方式进程创建监控，进程保护
kernweak的博客
05-30 3057
关于进程创建， xp系统:CreatProcessW->CreateProcessInternalW->NtCreateProcessEx->NtCreatSection Vista以上：CCreatProcessW->CreateProcessInternalW->NtCreateUserProcess->NtCreateSection 所以我们要Hoo...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值