软核:
把经过功能验证的、可综合的、实现后电路结构总门数在五千门以上的Verilog HDL模型称为软核(soft core)。
硬核:
把在某一种专用集成电路工艺的(ASIC)器件上实现的、经过检验证明是正确的、总门数在五千门以上的电路结构版图称为硬核。
固核:
把在某一种现场可编程门阵列(FPGA)器件上实现的、经过检验证明是正确的、总门数在五千门以上的电路结构编码文件称为固核。
软核:
把经过功能验证的、可综合的、实现后电路结构总门数在五千门以上的Verilog HDL模型称为软核(soft core)。
硬核:
把在某一种专用集成电路工艺的(ASIC)器件上实现的、经过检验证明是正确的、总门数在五千门以上的电路结构版图称为硬核。
固核:
把在某一种现场可编程门阵列(FPGA)器件上实现的、经过检验证明是正确的、总门数在五千门以上的电路结构编码文件称为固核。