Verilog中二等号==和三等号===的用法总结
在Verilog HDL语言中,存在着4中等式运算符:== 等于!= 不等于=== 等于!= 不等于注意:求反号,双等号,三等号之间不能有空格。这四个运算符都是双目运算符,它要求有两个操作数。==和!=又称为逻辑等式运算符,其结果有两个操作数的值决定。由于操作数中某些为可能是不定值x和高阻值z。而===和!==运算符则不同,它在对操作数进行比较时,对某些位的不定值x和高阻值z也进行比较,两个操作数必须完全一致,其结果才是1,否则为0。===和!==运算符常用于case表达式判别,所以又