Low Power LSI Design (review) 1

1. Why low power?

LSI金属线中的高电流密度会导致导线损坏，短路

热电子迁移现像会导致电子进入Gate 的SIO2区域，造成Transister的性质发生变化

电池能力，发热问题，可靠性问题以及环境因素

2. 流程中的低功耗

系统设计                                          架构优化，并行或穿行流程，计算单元的选型

RTL设计                                           门控时钟，操作单元隔离和储存单元分区

综合                                                   低功耗综合

布局布线                                          门控时钟的时钟树综合，低功耗布局布线

3.CMOS 电路的电力消耗包括

               1. 动态功耗 by switching operation, 电容的充放电。Pdynamic=CV2fα

               2. 短路电流：NMOS PMOS同时导通造成的 Pshort_circuit=Vdd*Isc

               3. 泄露电流：包括PN结电流和亚阈值电流

4. 门控时钟电路

门控反相器：传输门：

D锁存器

一种简单的MS触发器前后的两个门由使能控制

Gated Clock Cell

这是个由使能控制的时钟（在使能有效的时候，时钟才会向后传）

右边这里是是由时钟控制的与门

对于一个触发器

1. 没有门控时钟：8 Transistor 处于工作状态

2. 对于有门控时钟：8（门控时钟的八个Transistor）+8*β（使能信号的翻转率，小于等于1）

如果对于n个bit的触发器

1.没有门控时钟：8n

2.有门控时钟8+8nβ

门控时钟缺点

1. 面积增加

2.时钟树综合