![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Low Power
noooooobKO
懒狗IC verif 社畜
展开
-
Low Power LSI Design (review) 4
降低Leakage Current 降低功耗1. Multiple Threshold-voltage CMOS (MTCMOS)多阈值电压CMOS由于Vth低,Tr的翻转速度变快,fast on fast off但是Vth低会导致Leakage current 增大2. Variable Threshold Voltage (VTCMOS)CMOS的阈值电压可以用电改变...原创 2020-03-06 15:14:23 · 261 阅读 · 0 评论 -
Low Power LSI Design (review) 3
所以降低降低01的反转活动,在数据传输较为频繁的线上通过改进总线上数据的编码方式数据总线:随机变化地址总线:按顺序变化数据总线的低功耗方法:1. 数据编码解决方案一:不用补码,用带一位信号位当两个数据之间的汉明距大于data长度的一半时,(比如1的下一个数据是-1,汉明距是7)1. 数据的0 和 1 取反2. 将信号位置为1,代表是反转过了的总线bit位数+...原创 2020-03-06 14:55:35 · 194 阅读 · 0 评论 -
Low Power LSI Design (review) 2
RC电路,放电电流I(t)=-C*dV(t)/dt, I(t)=V(t)/RV(t)=Vdd*exp(-t/RC), when t=0, V(0)=VDD充放电时间会导致延迟的发生对于V(t)=0.1VDD,下降时间tf=C R ln10R是导通电阻对于一个NMOS,导通电阻R=1/{β(Vdd-Vthn)}Vthn是NMOS的阈值电压所以tf=C ln10...原创 2020-03-05 17:48:27 · 346 阅读 · 0 评论 -
Low Power LSI Design (review) 1
1. Why low power?LSI金属线中的高电流密度会导致导线损坏,短路热电子迁移现像会导致电子进入Gate 的SIO2区域,造成Transister的性质发生变化电池能力,发热问题,可靠性问题以及环境因素2. 流程中的低功耗系统设计 架构优化,并行或穿行流程,计算单元的选型RTL设计...原创 2020-03-05 17:02:16 · 248 阅读 · 1 评论