目录
计算机组成原理与体系结构——数据的表示——进制转换——R进制转十进制
计算机组成原理与体系结构——数据的表示——进制转换——十进制转R进制
计算机组成原理与体系结构——数据的表示——进制转换——二进制转八进制
计算机组成原理与体系结构——数据的表示——进制转换——二进制转十六进制
计算机组成原理与体系结构——数据的表示——原码、反码、补码、移码
计算机组成原理与体系结构——流水线技术——流水线的加速比计算
计算机组成原理与体系结构——存储系统——主存分类——主存编址
计算机组成原理与体系结构——可靠性——混合系统:采用串联和并联组合
计算机组成原理与体系结构——数据的表示
计算机组成原理与体系结构——数据的表示——进制转换
计算机组成原理与体系结构——数据的表示——进制转换——R进制转十进制
R进制转十进制使用按权展开法,其具体操作方式为:将R进制数的每一位数值用形式表示,即幂的底数是R,指数是k,k与该位和小数点之间的距离有关。当该位位于小数点左边,k值是该位和小数点之间数码的个数。而当该位位于小数点右边,k值是负值,其绝对值是该位和小数点之间数码的个数加1。
例如:将二进制10100.01转换为十进制
=================================================
例如:将七进制604.01转换为十进制
计算机组成原理与体系结构——数据的表示——进制转换——十进制转R进制
十进制转R进制使用短除法。
例如:将十进制94转换为二进制
按余数倒序往上排序,依次为:1011110。
十进制94转换为二进制的结果为:1011110。
计算机组成原理与体系结构——数据的表示——进制转换——二进制转八进制
二进制表示 | 八进制表示 |
---|---|
000 | 0 |
001 | 1 |
010 | 2 |
011 | 3 |
100 | 4 |
101 | 5 |
110 | 6 |
111 | 7 |
计算机组成原理与体系结构——数据的表示——进制转换——二进制转十六进制
二进制 | 十六进制 |
---|---|
0000 | 0 |
0001 | 1 |
0010 | 2 |
0011 | 3 |
0100 | 4 |
0101 | 5 |
0110 | 6 |
0111 | 7 |
1000 | 8 |
1001 | 9 |
1010 | A |
1011 | B |
1100 | C |
1101 | D |
1110 | E |
1111 | F |
计算机组成原理与体系结构——数据的表示——原码、反码、补码、移码
数值1 | 数值-1 | 1-1 | |
---|---|---|---|
原码 | 0000 0001 | 1000 0001 | 1000 0010 |
反码 | 0000 0001 | 1111 1110 | 1111 1111 |
补码 | 0000 0001 | 1111 1111 | 0000 0000 |
移码 | 1000 0001 | 0111 1111 | 1000 0000 |
整数 | 结果 | |
---|---|---|
原码 | ||
反码 | ||
补码 |
计算机组成原理与体系结构——数据的表示——浮点数运算
浮点数表示: 。其中M称为尾数,e为指数,R为基数。
浮点数运算流程:
浮点数运算:将1000 + 119
其中,1.0和1.19为尾数、
其中, 和 为指数、
其中,10为基数、
运算开始进行对阶:
将 转换为
运算开始进行尾数计算
运算开始进行结果格式化
如果结果为以下情况,将转换为 1.xxx
如: 转换为
如: 转换为
计算机组成原理与体系结构——计算机结构
整个计算机的组成是主机加外设。主机只包含两个部分,一部分是CPU,另一部分是主存储器。硬盘、声卡、网卡等被称为外设。
CPU包含:运算器和控制器。
主存储器包含:ROM只读内存和RAM随机存取存储器。
名称 | 简称 |
---|---|
算术逻辑单元 | ALU |
累加寄存器 | AC |
数据缓冲寄存器 | DR |
状态条件寄存器 | PSW |
名称 | 简称 |
---|---|
程序计数器 | PC |
指令寄存器 | IR |
指令译码器 | ID |
时序部件 |
计算机组成原理与体系结构——Flynn分类法
体系结构类型 | 结构 | 关键特性 | 代表 |
---|---|---|---|
单指令流 单数据流 SISD | 控制部分:一个 处 理 器:一个 主存模块:一个 | 单处理器系统 | |
单指令流 多数据流 SIMD | 控制部分:一个 处 理 器:多个 主存模块:多个 | 各处理器以异步的形式执行同一条指令 | 并行处理机、 阵列处理机、 超级向量处理机 |
多指令流 单数据流 MISD | 控制部分:多个 处 理 器:一个 主存模块:多个 | 被证明不可能,至少是不实际 | 目前没有,有文献称流水线计算机为此类 |
多指令流 多数据流 MIMD | 控制部分:多个 处 理 器:多个 主存模块:多个 | 能够实现作业、任务、指令等各级全面并行 | 多处理机系统、 多计算机 |
计算机组成原理与体系结构——CISC与RISC
指令系统类型 | 指令 | 寻址方式 | 实现方式 | 其他 |
---|---|---|---|---|
CISC 复杂 | 数量多,使用频率差别大,可变长格式 | 支持多种 | 微程序控制技术、微码 | 研制周期长 |
RISC 精简 | 数量少,使用频率接近,定长格式,大部分为单周期指令,操作寄存器,只有Load/Store操作内存 | 支持方式少 | 增加了通用寄存器,硬布线逻辑控制为主,适合采用流水线 | 优化编译,有效支持高级语言 |
计算机组成原理与体系结构——流水线技术
流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。各种部件同时处理是针对不同指令而言的。它们可同时为多条指令的不同部分进行工作。以提高各部件的利用率和指令的平均执行速度。
流水线执行流程与使用指令情况:
计算机组成原理与体系结构——流水线技术——流水线计算
流水线周期为执行时间最长的一段。
流水线计算公式为:一条指令执行时间 + (指令条数 - 1) * 流水线周期
- 理论公式: (注:Delta)
- 实践公式: (注:Delta)
答:
流水线周期是2ns。
使用理论公式执行100条指令全部执行完毕需要的时间为203ns。
使用实践公式执行100条指令全部执行完毕需要的时间为204ns。
解释:
- 优先使用理论公式的结果,没有理论公式的结果选择实践公式的结果。
使用理论公式:
一条指令执行时间为( 2 + 2 + 1 )
指令条数 -1为( 100 - 1)
流水线周期为2ns
使用实践公式:
一条指令执行阶段取指、分析、执行 流水线周期为( 3 * 2 )
指令条数-1为( 100 - 1)
流水线周期为2ns
计算机组成原理与体系结构——流水线技术——流水线吞吐率计算
流水线的吞吐率(Though Put rate,TP)是指在单位时间内流水线所完成的任务数量或输出的结果数量。
计算流水线吞吐率最基本的公式如下:
100条指令 流水线执行时间203 = 0.49261083743842
计算流水线最大吞吐率公式如下:
1条指令 流水线周期2ns = 0.5
计算机组成原理与体系结构——流水线技术——流水线的加速比计算
完成同样一批任务,不使用流水线所用的时间与使用流水线所用的时间之比称为流水线的加速比。
计算流水线加速比的基本公式如下:
不使用流水线执行时间为 使用流水线执行时间为203=2.4630541871921。
计算机组成原理与体系结构——流水线技术——流水线的效率
流水线的效率是指流水线的设备利用率。在时空图上,流水线的效率定义为N个任务占用的时空区与K个流水段总的时空区之比。
计算流水线效率的公式如下:
N个任务占用的时空区为:
K个流水段的总的时空区为:
流水线效率为:
例如1t为2ns
流水线效率为:
计算机组成原理与体系结构——存储系统
计算机组成原理与体系结构——存储系统——Cache概念
Cache的功能:提高CPU数据输入输出的速率,突破冯·诺依曼瓶颈,即CPU与存储系统间数据传送带宽限制、在计算机的存储系统体系中,Cache是访问速度最快的层次、使用Cache改善系统性能的依据是程序的局部性原理。
如果以h代表对Cache的访问命中率,表示Cache的周期时间,表示主存储器周期时间,以读操作为例,使用“Cache + 主存储器”的系统的平均周期为,则: ,其中,(1 - h)又称为失效率(未命中率)。
例如:
对Cache的访问命中率为:95%、
Cache的周期时间为:1ns、
主存储器周期时间为:1ms = 1000ns、
Cache的访问命中率为:95%、
使用Cache和主存储器的系统的平均周期为:
计算机组成原理与体系结构——存储系统——局部性原
-
时间局部性
-
空间局部性
-
工作集理论:工作集是进程运行时被频繁访问的页面集合。
例如:
int i,s = 0;
for( i = 1; i < 1000; i++)
for( j = 1; j < 1000; J++)
s += j;
printf("结果为:%d",s)
计算机组成原理与体系结构——存储系统——主存分类
- 随机存取存储器
- DRAM(Dynamic RAM,动态RAM)——SDRAM
- SRAM(Static RAM,静态RAM)
- 只读存储器
- MROM(Mask ROM,掩模式ROM)
- PROM(Programmable ROM,一次可编程ROM)
- EPROM(Erasable PROM,可擦除的PROM)
- 闪速存储器(Flash Memory,闪存)
计算机组成原理与体系结构——存储系统——主存分类——主存编址
答:
(1):B.112
(2):A.4
解释:
(1):C7FFFH - AC000H + 1 = C7FFFH + 1 - AC000H = C8000H - AC000H = 1C000H =
(2):112K地址单元 * 16Bit位 = 112 * 16、28片存储器芯片 * 16K个存储单元 = 28 * 16
————
计算机组成原理与体系结构——存储系统——磁盘结构与参数
存取时间 = 寻道时间 + 等待时间(平均定位时间 + 转动延迟)。
注意:寻道时间是指磁头移动到磁道所需的时间;等待时间为等待读写的扇区转到磁头下方所用的时间。
答:
(48):C.366ms
(49):B.66ms
解释:
(48):磁盘旋转周期33ms + 每条记录处理时间3ms * 10条记录 + 最后一条记录处理时间3ms + 单缓冲区处理3ms
( 33 + 3 ) * 10 + 3 + 3 = 36 * 10 + 3 + 3 = 360 + 3 + 3 = 363 + 3 = 366(ms)
(49):磁盘旋转周期33ms + 每条记录处理时间3ms 11个记录
33 + 3 x 11 = 66ms
计算机组成原理与体系结构——总线系统
根据总线所处的位置不同,总线通常被分为三种类型,分别为:内部总线、系统总线(内含数据总线、地址总线、控制总线)、外部总线。
计算机组成原理与体系结构——可靠性
计算机组成原理与体系结构——可靠性——串联系统可靠性
有一个子系统失效,整个系统都将失效。
串联系统可靠性:
串联系统可靠性计算:
串联系统失效率计算:
计算机组成原理与体系结构——可靠性——并联系统可靠性
有一个子系统失效,其他系统正常,整个系统正常,除非所有子系统失效,整个系统才会失效。
并联系统可靠性:
并联系统可靠性计算:
并联系统失效率计算:
计算机组成原理与体系结构——可靠性——模冗余系统
有多个子系统输出结果,这些结果通过表决器来选择正确的结果。有一个子系统输出错误结果,就会采纳相同结果最多的结果。
模冗余系统:
模冗余系统计算:
计算机组成原理与体系结构——可靠性——混合系统:采用串联和并联组合
混合系统:采用串联和并联组合:
混合系统:采用串联和并联组合计算:
计算机组成原理与体系结构——校验码
计算机组成原理与体系结构——校验码——差错控制
一个编码系统的码距是整个编码系统中任意(所有)两个码字的最小距离。
例如:
若用1位长度的二进制编码,若A=1,B=0.这样A、B之间的最小码距为1。
若用2位长度的二进制编码,若以A=11,B=00为例,A、B之间的最小码距为2。
若用3位长度的二进制编码,可选用111,000作为合法编码。A、B之间的最小码距为3。
码距与检错、纠错有何关系?
- 在一个码组内为了检测 e 个误码,要求最小码距d应该满足:d >= e + 1。
- 在一个码组内为了纠正 t 个误码,要求最小码距d应该满足:d >= 2t +1。
计算机组成原理与体系结构——校验码——循环校验码CRC
摸2除法是指在做除法运算的过程中不计其进位的除法。
循环校验码:
例如:
10111对110进行摸2除法:
——————————
——————————
普通除法运算过程:
——————————
——————————
答:
对其进行CRC编码后的结果为:110010101010011
解释:
其中“ ”转为二进制为:11011。
其中原始报文“11001010101”需要补充多项式的位数 - 1个0。
———————————
———————————
———————————
———————————
———————————
———————————
————————————
计算机组成原理与体系结构——校验码——海明校验码
求信息1011的海明校验码
确定海明校验码为3位、其公式为:
7的位数
6的位数
5的位数
3的位数
位数1 校验位
位数2 校验位
位数4 校验位
位数8 校验位
7 6 5 4 3 2 1 位数 信息位 校验位 纠错
例如:收到的信息为:1011101则: