Makefile精髓

MakeFile基础详解

不想说但是该说啊，makefile虽然很多时候都不用自己写，但是要能看懂一些简单的，小破站白嫖过来的，配套了视频讲的很好，反正我是学会了哈哈哈哈哈，很精髓，这个既是笔记又是课件，水一贴吧，但是我觉得质量还是很高的，没得说

Makefile由一组规则组成，规则如下：

目标:依赖
（tab）命令
如：add.o:add.c
(一个tab缩进)gcc –Wall –g –c add.c –o add.o
目标：要生成的目标文件
依赖：目标文件由哪些文件生成
命令：通过执行该命令由依赖文件生成目标

三要素 ：目标 条件 命令

基本原则：

• 若想生成目标，检查规则中的依赖条件是否存在，如不存在，则寻找是否有规则用来
  生成该依赖文件

• 检查规则中的目标是否需要更新，必须先检查它的所有依赖，依赖中有任一个被更
  新，则目标必须更新

• 分析各个目标和依赖之间的关系

• 根据依赖关系自底向上执行命令

• 根据修改时间比目标新，确定更新

• 如果目标不依赖任何条件，则执行对应命令，以示更新

Makefile 变量

在Makefile中使用变量有点类似于C语言中的宏定义，使用该变量相当于内容替换，
使用变量可以使Makefile易于维护，修改内容变得简单
变量定义及使用：

foo = abc
bar = $(foo)

定义了两个变量：foo、bar，其中bar的值是foo变量值的引用

1、变量定义直接用'='
2、使用变量值用$(变量名)

通常我们在Makefile中会定义一些变量，方便Makefile的修改维护

src = main.c func1.c func2.c
CC = gcc #arm-linux-gcc
CPPFLAGS : C预处理的选项 如：-I
CFLAGS：C编译器的选项 –Wall –g -c
LDFLAGS ：链接器选项 –L -l

自动变量：

$@：表示规则中的目标
$<：表示规则中的第一个条件
$^：表示规则中的所有条件，组成一个列表，以空格隔开，如果这个列表中有重复的项则消除重复项。

模式规则：
至少在规则的目标定义中要包含’%‘，’%‘表示一个或多个，在依赖条件中同样可以
使用’%‘，依赖条件中的’%’的取值，取决于其目标：

模式规则示例：

%.o:%.c
$(CC) –c $(CFLAGS) $(CPPFLAGS) $< -o $@
其中，“$@”表示依次取出目标值，$<表示依次取出依赖条件。

注意：只有写成模式规则的时候，$<才表示了所有依赖条件的依次取值，否则只是取依
赖条件中的第一个

Makefile 函数

src = $(wildcard *.c)
找到当前目录下所有后缀为.c的文件,赋值给src
obj = $(patsubst %.c,%.o, $(src))
把src变量里所有后缀为.c的文件替换成.o  

clean

• 用途：清除编译生成的中间.o文件和最终目标文件
• make clean 如果当前目录下有同名clean文件，则不执行clean对应的命令
• 伪目标声明：.PHONY:clean
• clean命令中的特殊符号
• – “-”此条命令出错，make也会继续执行后续的命令。如：“-rm main.o”
• – “@”不显示命令本身，只显示结果。如：“@echo”clean done“”
• 其它
• – make 默认执行第一个出现的目标，可通过make dest指定要执行的目标
• – distclean目标
• – install目标
• – make -C 指定目录 进入指定目录，调用里面的Makefile
• – make -n：只打印要执行的命令，不会真正执行命令
• – make -p：显示隐含规则数据库中的信息
• – make -C：切换到另一个目录中执行该目录下的Makefile
• – make -f：-f执行一个makefile文件名称，使用make执行指定的makefile