毕业设计 基于51单片机电子万年历的设计

序
🔥 毕业设计和毕业答辩的要求和难度不断提升，传统的毕设题目缺少创新和亮点，往往达不到毕业答辩的要求，这两年不断有学弟学妹告诉学长自己做的项目系统达不到老师的要求。
为了大家能够顺利以及最少的精力通过毕设，学长分享优质毕业设计项目，今天要分享的是：基于51单片机电子万年历的设计

1 系统硬件电路的设计

按照系统设计功能的要求，初步确定设计系统由主控模块、时钟模块、存储模块、键盘接口模块、显示模块和闹铃模块共6个模块组成，电路系统构成框图如图3-1所示。主控芯片使用52系列AT89S52单片机，时钟芯片使用美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟芯片DS1302，存储模块采用美国ATMEL公司生产的低功耗CMOS串行EEPROM存储芯片AT24C02。DS1302作为主要计时芯片，可以做到计时准确。更重要的是，DS1302可以在很小电流的后备 （2.5～5.5V电源，在2.5V时耗电小于300nA）下继续计时，并可编程选择多种充电电流来对后备电源进行慢速充电，可以保证后备电源基本不耗电。

图1-1 电子万年历电路系统构成框图

1.1 系统核心部分——单片机 AT89S52

AT89S52是一个低功耗,高性能CMOS 8位单片机,片内含8k Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术制造,兼容标准MCS-51指令系统及80C51引脚结构,芯片内集成了通用8位中央处理器和ISP Flash存储单元,功能强大的微型计算机的AT89S52可为许多嵌入式控制应用系统提供高性价比的解决方案。

1.1.1 AT89S52具有下列主要性能 

·8KB可改编程序Flash存储器（可经受1000次的写入/擦除周期）   

·全静态工作：0Hz～24MHz

·三级程序存储器保密

·128×8字节内部RAM

·32条可编程I/O线

·2个16位定时器/计数器

·6个中断源

·可编程串行通道

·片内时钟振荡器

1.1.2 AT89S52的引脚及功能

AT89S52单片机的管脚说明如图3-2所示。

图1-2 AT89S52的管脚

1.2 DS1302时钟电路

1.2.1 DS1302芯片介绍

低功耗时钟芯片DS1302可以对年、月、日、时、分、秒进行计时，且具有闰年补偿等多种功能。DS1302用于数据记录，特别是对某些具有特殊意义的数据点的记录上，能实现数据与出现该数据的时间同时记录。这种记录对长时间的连续测控系统结果的分析以及对异常数据出现的原因的查找有重要意义[8]。

采用DS1302作为记录测控系统中的数据记录，其软硬件设计简单，时间记录准确，既避免了连续记录的大工作量，又避免了定时记录的盲目性，给连续长时间的测量、控制系统的正常运行及检查都来了很大的方便，可广泛应用于长时间连续的测控系统中。在测量控制系统中，特别是长时间无人职守的测控系统中，经常需要记录某些具有特殊意义的数据及其出现的时间。记录及分析这些特殊意义的数据，对测控系统的性能分析及正常运行具有重要的意义。传统的数据记录方式是隔时采样或定时采样，没有具体的时间记录，因此只能记录数据而无法准确记录其出现的时间；若采用单片机计时，一方面需要采用计数器，占用硬件资源，另一方面需要设置中断、查询等，同样耗费单片机的资源，而且某些测控系统可能不允许。而在系统中采用DS1302则能很好地解决这个问题。

  DS1302的性能特性

·实时时钟，可对秒、分、时、日、周、月以及带闰年补偿的年进行计数；

·用于高速数据暂存的31×8位RAM；

·最少引脚的串行I/O；

·2.5～5.5V 电压工作范围；

·2.5V时耗电小于300nA；

·用于时钟或RAM数据读/写的单字节或多字节（脉冲方式）数据传送方式；

·简单的3线接口；

·可选的慢速充电（至VCC1）的能力。

DS1302时钟芯片包括实时时钟/日历和31字节的静态RAM。它经过一个简单的串行接口与微处理器通信。实时时钟/日历提供秒、分、时、日、周、月和年等信息。对于小于31天的月和月末的日期自动进行调整，还包括闰年校正的功能。时钟的运行可以采用24h或带AM（上午）/PM（下午）的12h格式。采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302有主电源/后备电源双电源引脚：VCC1 在单电源与电池供电的系统中提供低电源，并提供低功率的电池备份；VCC2在双电源系统中提供主电源，在这种运用方式中，VCC1 连接到备份电源，以便在没有主电源的情况下能保存时间信息以及数据。DS1302由VCC1或VCC2中较大者供电。当VCC2大于VCC1+0.2V时，VCC2给DS1302供电；当VCC2小于VCC1时，DS1302由VCC1供电。

(2) DS1302数据操作原理

DS1302在任何数据传送时必须先初始化，把RST脚置为高电平，然后把8位地址和命令字装入移位寄存器，数据在SCLK的上升沿被输入。无论是读周期还是写周期，开始8位指定40个寄存器中哪个被访问到。在开始8个时钟周期，把命令字节装入移位寄存器之后，另外的时钟周期在读操作时输出数据，在写操作时写入数据。时钟脉冲的个数在单字节方式下为8加8，在多字节方式下为8加字节数，最大可达248字节数。

图1-3 DS1302管脚图

如果在传送过程中置RST为低电平，则会终止本次数据传送，并且I/O引脚变为高阻态。上电运行时，在VCC 大于等于2.5V之前，RST脚必须保持低电平。只有在SCLK为低电平时，才能将

置为高电平。DS1302的管脚图如图3-3所示，内部结构图如图1-4所示，表1-2为各引脚的功能。

图1-4 DS1302内部结构图

DS1302的控制字节的最高有效位（位7）必须是逻辑1；如果它为逻辑0，则不能把数据写入到DS1302中。位6如果为0，则表示存取日历时钟数据；为1表示存取RAM数据。位5～1（A4～A0）指示操作单元的地址。最低有效位（位0）如为0，表示要进行写操作；为1表示进行读操作。控制字节总是从最低位开始输入/输出。

为了提高对32个地址的寻址能力（地址/命令位1～5＝逻辑1），可以把时钟/日历或RAM寄存器规定为多字节（burst）方式。位6规定时钟或RAM，而位0规定读或写。在时钟/日历寄存器中的地址9～31或RAM寄存器中的地址31不能存储数据。在多字节方式中，读或写从地址0的位0开始。必须按数据传送的次序写最先的8个寄存器。但是，当以多字节方式写RAM时，为了传送数据不必写所有31字节。不管是否写了全部31字节，所写的每一字节都将传送至RAM。数据读写程序如图3-5所示。

图1-5 数据读写程序

DS1302共有12个寄存器，其中有7个寄存器与日历、时钟相关，存放的数据位为BCD码形式，其日历、时间寄存器及其控制字见表1-3所示，其中奇数为读操作，偶数为写操作。

表1-3 DS1302的日历、时钟寄存器及其控制字

寄存器 名

命令字

取值 范围

各位内容

写操作

读操作

7

6

5

4

3

2

1

0

秒寄存器

80H

81H

00-59

CH

10SEC

SEC

分钟寄存器

82H

83H

00-59

0

10MIN

MIN

小时 寄存器

84H

85H

12或 00-23

12/ 24

0

10 AP

HR

HR

日期 寄存器

86H

87H

01-28,29, 30,31

0

0

10DATE

DATE

月份寄存器

88H

89H

01-12

0

0

0

IOM

MONTH

周日寄存器

8AH

8BH

01-07

0

0

0

0

0

DAY

年份寄存器

8CH

8DH

00-99

10YEAR

YEAR

AM-PM/12-24小时方式：小时寄存器的位7定义为12或24小时方式选择位。它为高电平时，选择12小时方式。在此方式下，位5是AM/PM位，此位是高电平时表示PM，低电平表示AM，在24小时方式下，位5为第二个10小时位（20～23h）。

时钟暂停：秒寄存器的位7定义位时钟暂停位。当它为1时，DS1302停止振荡，进入低功耗的备份方式。通常在对DS1302进行写操作时（如进入时钟调整程序），停止振荡。当它为0时，时钟将开始启动。

1.2.2 DS1302 的应用

实时时钟芯片DS1302采用串行数据传输，可为掉电保护电源提供可编程的充电功能，也可以关闭充电功能，芯片采用32768Hz晶振。要特别说明的是，备用电源BT1可以用电池或超级电容（10万μF以上）。虽然DS1302在主电源掉电后耗电很小，但如果要长时间保证时钟正常，最好选用小型充电电池。如果断电时间较短（几小时或几天），可以用漏电较小的普通电解电容代替（100μF就可以保证1小时的正常走时）[9]。DS1302在第一次加电后，需进行初始化操作。初始化后就可以按正常方法调整时间及闹铃。DS1302时钟及备用电源充电电路如图1-6所示。

图1-6 DS1302时钟及备用电源充电电路

1.3 存储电路

1.3.1 AT24C02管脚介绍

AT24C02[10]是美国ATMEL公司的低功耗CMOS串行EEPROM，它是内含256×8位存储空间，具有工作电压宽（2.5～5.5V）、擦写次数多（大于10000次）、写入速度快（小于10ms）等特点。
    AT24C02的1、2、3脚是三条地址线，用于确定芯片的硬件地址。第8脚和第4脚分别为正、负电源。第5脚SDA为串行数据输入/输出，数据通过这条双向I2C总线串行传送。第6脚SCL为串行时钟输入线。SDA和SCL都需要和正电源间各接一个4.7K的电阻上拉。

I2C总线是一种用于I2C器件之间连接的二线制总线。它通过SDA（串行数据线）及SCL（串行时钟线）两根线在连到总线上的器件之间传送信息，并根据地址识别每个器件：不管是单片机、存储器、LCD驱动器还是键盘接口。

1.3.2 AT24C02的特性

(1) I2C总线的基本结构

采用I2C总线标准的单片机或I2C器件，其内部不仅有I2C接口电路，而且将内部各单元电路按功能划分为若干相对独立的模块，通过软件寻址实现片选，减少了器件片选线的连接。CPU不仅能通过指令将某个功能单元电路挂靠或摘离总线，还可对该单元的工作状况进行检测，从而实现对硬件系统的既简单又灵活的扩展与控制。

(2) 双向传输的接口特性　

传统的单片机串行接口的发送和接收一般都各用一条线，而I2C总线则根据器件的功能通过软件程序使其可工作于发送或接收方式。当某个器件向总线上发送信息时，它就是发送器(也叫主器件)，而当其从总线上接收信息时，又成为接收器(也叫从器件)。主器件用于启动总线上传送数据并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。I2C总线的控制完全由挂接在总线上的主器件送出的地址和数据决定。
　　总线上主和从(即发送和接收)的关系不是一成不变的，而是取决于此时数据传送的方向。SDA和SCL均为双向I/O线，通过上拉电阻接正电源。当总线空闲时，两根线都是高电平。连接总线的器件的输出级必须是集电极或漏极开路，以具有线“与”功能。I2C总线的数据传送速率在标准工作方式下为100kbit/s，在快速方式下，最高传送速率可达400kbit/s。
(3) I2C总线上的时钟信号　

在I2C总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器件的时钟信号下跳为低电平，将使SCL线一直保持低电平，使SCL线上的所有器件开始低电平期。此时，低电平周期短的器件的时钟由低至高的跳变并不能影响SCL线的状态，于是这些器件将进入高电平等待的状态。
　　当所有器件的时钟信号都上跳为高电平时，低电平期结束，SCL线被释放返回高电平，即所有的器件都同时开始它们的高电平期。其后，第一个结束高电平期的器件又将SCL线拉成低电平。这样就在SCL线上产生一个同步时钟。可见，时钟低电平时间由时钟低电平期最长的器件确定，而时钟高电平时间由时钟高电平期最短的器件确定。
(4) 数据的传送　

在数据传送过程中，必须确认数据传送的开始和结束。当时钟线SCL为高电平时，数据线SDA由高电平跳变为低电平定义为“开始”信号；当SCL线为高电平时，SDA线发生低电平到高电平的跳变为“结束”信号。开始和结束信号都是由主器件产生。在开始信号以后，总线即被认为处于忙状态；在结束信号以后的一段时间内，总线被认为是空闲的。
    I2C总线的数据传送格式是：在I2C总线开始信号后，送出的第一个字节数据是用来选择从器件地址的，其中前7位为地址码，第8位为方向位(R/W)。方向位为“0”表示发送，即主器件把信息写到所选择的从器件；方向位为“1”表示主器件将从从器件读信息。开始信号后，系统中的各个器件将自己的地址和主器件送到总线上的地址进行比较，如果与主器件发送到总线上的地址一致，则该器件即为被主器件寻址的器件，其接收信息还是发送信息则由第8位(R/W)确定。
　　在I2C总线上每次传送的数据字节数不限，但每一个字节必须为8位，而且每个传送的字节后面必须跟一个认可位（第9位），也叫应答位（ACK）。每次都是先传最高位，通常从器件在接收到每个字节后都会做出响应，即释放SCL线返回高电平，准备接收下一个数据字节，主器件可继续传送。如果从器件正在处理一个实时事件而不能接收数据时（例如正在处理一个内部中断，在这个中断处理完之前就不能接收I2C总线上的数据字节），可以使时钟SCL线保持低电平，从器件必须使SDA保持高电平，此时主器件产生1个结束信号，使传送异常结束，迫使主器件处于等待状态。当从器件处理完毕时将释放SCL线，主器件继续传送。
    当主器件发送完一个字节的数据后，接着发出对应于SCL线上的一个时钟（ACK）认可位，在此时钟内主器件释放SDA线，一个字节传送结束，而从器件的响应信号将SDA线拉成低电平，使SDA在该时钟的高电平期间为稳定的低电平。从器件的响应信号结束后，SDA线返回高电平，进入下一个传送周期。
(5) 总线竞争的仲裁　

总线上可能挂接有多个器件，有时会发生两个或多个主器件同时想占用总线的情况。例如，多单片机系统中，可能在某一时刻有两个单片机要同时向总线发送数据，这种情况叫做总线竞争。I2C总线具有多主控能力，可以对发生在SDA线上的总线竞争进行仲裁，其仲裁原则是这样的：当多个主器件同时想占用总线时，如果某个主器件发送高电平，而另一个主器件发送低电平，则发送电平与此时SDA总线电平不符的那个器件将自动关闭其输出级。总线竞争的仲裁是在两个层次上进行的。首先是地址位的比较，如果主器件寻址同一个从器件，则进入数据位的比较，从而确保了竞争仲裁的可靠性。由于是利用I2C总线上的信息进行仲裁，因此不会造成信息的丢失。

24C02与单片机的接口非常简单，如图3-7所示。A0，A1，A2为器件地址线，WP为写保护引脚，SCL，SDA为二线串行接口，符合I2C总线协议。

图1-7 24C02存储电路

1.4 液晶显示电路

显示器部分是由HD61202液晶显示控制驱动器和HY12864液晶显示器组成的，下面我们对其分别进行介绍。

1.4.1 液晶显示控制驱动器HD61202的特点

HD61202液晶显示控制驱动器是一种带有驱动输出的图形液晶显示控制器，它可直接与8位微处理器相连，它可与HD61203配合对液晶屏进行行、列驱动。HD61202是一种带有列驱动输出的液晶显示控制器，它可与行驱动器HD61203配合使用，组成液晶显示驱动控制系统[12]。

(1) 内藏64×64=4096位显示RAM，RAM中每位数据对应LCD屏上一个点的亮、暗状态；

(2) HD61202是列驱动器，具有64路列驱动输出；

(3) HD61202读、写操作时序与68系列微处理器相符，因此它可直接与68系列微处理器接口相连；

(4) HD61202的占空比为1/32～1/64。

1.4.2 液晶显示控制驱动器HD61202的引脚功能

    引脚CS1,CS2,CS3 为芯片的片选端；引脚 E 为读写使能信号，它是在下降沿时数据被锁存入HD61202的；在E 高电平期间，数据被读出；R/W 为读写选择信号，当它为一时为读选通，为零时为写选通；DB0-DB7为数据总线RST 为复位信号复位信号有效时，关闭液晶显示，使显示起始行为0，RST可跟MCU相连，由MCU控制；也可直接接VDD，使之不起作用HD61202的引脚功能如下表1-4所示。

表1-4  HD61202的引脚功能

引脚符号	状态	引脚名称	功能
CS1,CS2,CS3	输入	芯片片选端	CS1和CS2低电平选通，CS3高电平选通。
E	输入	读写使能信号	在E下降沿，数据被锁存（写）入HD61202；在E高电平期间，数据被读出
R/W	输入	读写选择信号	R/W=1为读选通，R/W=0为写选通
RS	输入	数据、指令选择信号	RS=1为数据操作  RS=0为写指令或读状态
DB0-DB7	三态	数据总线
RST	输入	复位信号	复位信号有效时，关闭液晶显示，使显示起始行为0，RST可跟MCU相连，由MCU控制；也可直接接VDD，使之不起作用。

1.4.3 液晶显示控制驱动器HD61202的指令系统

HD61202的指令系统比较简单，总共只有七种。现分别介绍如下。                                        

(1) 显示开/关指令

R/W   RS	DB7   DB6   DB5   DB4  DB3   DB2   DB1   DB0
0    0	0     0     1     1    1     1     1    1/0

当DBO=1时，LCD显示RAM中的内容；DBO=0时，关闭显示。

(2) 显示起始行（ROW）设置指令

R/W   RS	DB7   DB6   DB5  DB4  DB3  DB2  DB1  DB0
0    0	1     1         显示起始行（0-63）

该指令设置了对应液晶屏最上一行的显示RAM的行号，有规律的改变显示起始行，可以使LCD实现显示滚屏的效果。

(3) 页(PAGE)置指令

R/W    RS	DB7     DB6    DB5     DB4      DB3      DB2  DB1  DB0
0     0	1	0	1	1	1	页号（0-7）

显示RAM共64行，分8页，每页8行。

(4) 列地址（Y Address）设置指令

R/W    RS	DB7   DB6      DB5  DB4  DB3  DB2  DB1  DB0
0     0	0     1              显示列地址（0-63）

设置了页地址和列地址，就唯一确定了显示RAM中的一个单元，这样MCU就可以用读、写指令读出该单元中的内容或向该单元写进一个字节数据。

(5) 读状态指令

R/W   RS	DB7   DB6   DB5     DB4   DB3   DB2   DB1   DB0
1    0	BUSY   0   ON/OFF   REST   0     0     0     0

该指令用来查询HD61202的状态，各参量含义如下：

BUSY：　1-内部在工作   0-正常状态

ON/OFF：1-显示关闭     0-显示打开

REST：  1-复位状态     0-正常状态

在BUSY和REST状态时，除读状态指令外，其它指令均不对HD61202产生作用。在对HD61202操作之前要查询BUSY状态，以确定是否可以对HD61202进行操作。

(6) 写数据指令

R/W    RS	DB7   DB6   DB5   DB4   DB3   DB2   DB1   DB0
0     1	写        数        据

读、写数据指令每执行完一次读、写操作，列地址就自动增一，必须注意的是，进行读操作之前，必须有一次空读操作，紧接着再读才会读出所要读的单元中的数据。

(7) 读数据指令

R/W    RS	DB7   DB6   DB5   DB4   DB3   DB2   DB1   DB0
1     1	读    显     示     数      据

1.4.4 HY-12864的电路结构特点

HY-12864是使用HD61202作为列驱动器，同时使用HD61203作为行驱动器的液晶模块。由于HD61203不与MPU发生联系，只要提供电源就能产生行驱动信号和各种同步信号，比较简单，因此这就不做介绍了。

下面主要介绍以下HY-12864这个模块的逻辑电路图。HY-12864共有两片HD61202和一片HD61203，如下图1-8所示

图1-8 HY-12864的逻辑电路图

1.4.5 HY-12864的应用

以下内容为以单片机89S52为例机的接口电路，电路原理图如图1-9所示。控制电路为直接访问方式的接口电路。

图1-9  AT89S52 与液晶的接口电路

根据以上电路原理图中液晶的各引脚与单片机的接法，可得本设计的液晶模块电路如图1-10所示。

图1-10  液晶模块电路

1.5 键盘电路

本设计共采用按键3个，分别与单片机的 P1.5、P1.6、P1.7口相连，分别对应光标移动，时间、日期调整，退出、闹铃开关键的功能。

1.6 闹铃电路

当闹铃显示“关”时，闹铃不起作用；当闹铃显示“开”时，设定闹铃时间，闹铃时间只可设定时和分，当前时间不断与设定的闹铃时间比较，不相等时不产生任何现象，一旦相等，P3.5输出一个低电平使三极管导通，从而使蜂鸣器工作，闹铃起作用。闹铃电路如图1-11所示。

图1-11闹铃电路

2 测试结果

设计完成后，给系统上电，液晶显示屏显示结果如图5-1所示。

图2-1 液晶显示屏的显示结果

调节10K电位器R4可调整液晶显示屏的亮度。调整到合适亮度后，按控制按钮，光标会从阳历年位开始闪烁，进入设定调整状态。此时按加按钮，当前数字就可改变。按一次，数字加1；若长按，则数字连续加。此时，调整的位一直在闪烁，直到再次按光标移动控制位，光标跳到下一位闪烁。调整顺序依次为：阳历年、月、日，阴历年、月、日，时、分、秒，闹铃时、分。当全部参数调整完毕后，按退出按钮，光标停止闪烁，退出设定调整状态；当再次按下此按钮，闹铃显示“开”；当第三次按下此键，闹铃显示“关”。若当前月为闰月，则屏幕左下角会显示“闰月”；若不是闰月，则无显示。

调试分为硬件调试和软件调试。硬件调试主要是检测硬件电路是否有短路、断路、虚焊等。DS1302的硬件电路很简单，只通过3根线与单片机相连，很容易检测，主要是检查其引脚，如晶振和电源等是否接好。另外可以通过软件来调试硬件，如为了测试显示电路连接是否正确，可以编写一个简单的显示程序来测试它。接下来可进行软件调试，可以编写只含DS1302的计时和读写程序、显示程序，测试DS1302是否正常工作。最后调试时间调整程序和阴历推算程序。

计时器最关键的是计时的精度。电子万年历中DS1302电路使用专用的晶振，经测试制作的电子万年历，一星期快了3s左右，误差较大，实验设计中可换用标准晶振或用软件进行修正。

电子万年历设计电路原理图

如果学弟学妹们在毕设方面有任何问题，随时可以私信我咨询哦，有问必答！学长专注于单片机相关的知识，可以解决单片机设计、嵌入式系统、编程和硬件等方面的难题。
愿毕业生有力，陪迷茫着前行！