基于FPGA 的图像缩放算法设计

介绍双线性插值算法来实现图像缩放，FPGA 硬件实现方法，包括图像数据缓冲单元、插值系数生成单元以及插值计算单元等。

图像是人类感知世界的视觉基础，是人类获取信息、表达信息的重要手段。现在研究较多的是数字图像，它是由连续函数或离散函数生成的抽象图像，能直接被计算机处理。图像缩放是数字图像处理的重要一环，在实际应用中经常要将图像进行放大或缩小。例如，等离子电视、液晶电视和发光二极管(LED)显示屏等显示器需将接收到的图像分辨率进行缩放， 使之与显示器的物理分辨率一致，才能在显示器上完整地显示视频图像。

 

一、双线性插值算法原理

1.1、图像缩放算法选择

图像缩放算法种类较多，几乎都是通过插值算法实现的，传统的插值算法有：最近邻插值、双线性插值和立方卷积插值等。最简单的插值方法是最近邻插值，与其他两种插值算法相比，最近邻插值具有简单快速的特点，但是对于近邻像素点的灰度值有较大改变，细微结构是粗糙的。双线性插值方法具有低通滤波器性质，使高频信息受损，图像轮廓模糊，但边缘处的过渡比较自然。与最近邻插值相比，它的计算量较大，但缩放后的图像质量高， 不会出现像素值不连续的情况，在对图像边缘质量要求不是非常高的情况下，这种方法是完全可以接受的。立方卷积法计算量要比双线性插值大很多，但精度高，能保持较好的图像边缘细节。实际应用中，因为 FPGA 内的逻辑资源有限，而算法越复杂占用的逻辑资源就越多，对FPGA完成图像的实时缩放有重要影响，