- 博客(86)
- 收藏
- 关注
RSS订阅转载 JESD204接口调试总结——JESD204B协议的理解
JESD204B建链的步骤本节内容摘抄于网络上，写的比较明了，故转载于此理解JESD204B协议。
2023-12-12 19:36:13
529
原创 petalinux-2021.1在zynq7020的flash上启动linux
使用petalinux工具zynq7020上搭建linux系统
2023-04-17 10:09:08
2177
2
转载 ZYNQ开发中SDK输出串口选择以及打印函数print、printf、xil_printf的差别
这里我们就来搞清楚以下几个问题，从简单到复杂问题依次为：1、 我们有两个串口，那怎么区分是从哪个串口打印的2、 为什么是print函数，一般C标准打印函数是printf呢3、 如果我两个串口都想打印东西怎么弄4、 串口的波特率如何修改，最大能支持多少后面2点放到另一篇文章讲。
2023-01-13 14:47:51
6162
3
转载 Bayer图像的处理
Bayer是相机内部的原始图片, 一般后缀名为.raw. 很多软件都可以查看, 比如PS.我们相机拍照下来存储在存储卡上的.jpeg或其它格式的图片, 都是从.raw格式转化过来的. .raw格式内部的存储方式有多种, 但不管如何, 都是前两行的排列不同. 其格式可能如下:横为2的倍数, 竖为4的倍数, 它们构成了分辨率. 如, 上面则代表了 8 * 4 分辨率的Bayer图.我们要知道的是, G = 2 * R 及 G = 2 * B, 即绿色值为红色值或蓝色值的两倍, 因。
2022-08-23 15:04:56
1822
转载 深入 AXI4 总线（二）架构
备注：下载手册可以到ARM官网搜AMBA ，需要注册 ARM 账号。官方手册developer.arm.com/products/architecture/system-architectures/amba?_ga=2.69772688.1649206191.1539071986-1093133560.1531447977developer.arm.com如果外网连接不便，可以到 ARM China 的极术社区下载（需要完成新手任务）深入 AXI4 总线（一）握手机制aijishu.com/a/1060
2022-04-01 13:33:24
307
转载 深入 AXI4 总线（一）握手机制
备注：下载手册可以到ARM官网搜AMBA ，需要注册 ARM 账号。官方手册developer.arm.com/products/architecture/system-architectures/amba?_ga=2.69772688.1649206191.1539071986-1093133560.1531447977developer.arm.com如果外网连接不便，可以到 ARM China 的极术社区下载（需要完成新手任务）百度文库应该有中文翻译版本。今天我们第一次讨论 AXI 总线，我们就聊一
2022-04-01 10:50:43
642
转载 timegen学习记录
timegen学习记录最近重新从零开始学习FPGA，把基础打扎实。用visio画波形图，感觉这画波形图的效率不高、使用不够方便。自己是用过timegen软件，感觉画得比较快，方便时序对齐。但指导老师说，timegen画的图不方便导出到文档、不方便后期修改，交作业也都是用visio的格式。突然在csdn上看到有timegen波形图导出到visio里面修改的方法，于是转载，把方法整理一下。TimeGen官网下载链接：http://www.xfusionsoftware.com/download_time.
2021-12-18 18:51:19
1273
原创 C盘中的Users\admin文件夹太大清理方法
最近使用硬盘给一个新电脑安装软件后发现C盘使用空间远远大于软件安装需要的空间，曾经一度爆红，我的C盘有四百多个G，刚装了几个软件不可能用这么大空间的。原因分析：使用硬盘安装软件的时候，电脑将硬盘里所有的东西作为临时文件读进了C盘，而且这些临时文件是不可见的，不使用工具无法删除。上网查找解决方法如下：1，下载ccleaner，安装（可不破解）；2，选择“工具”->“磁盘分析程序”，分析C盘；3，随便找一个admin\appdata……中的文件夹，右键打开目录；4，将Rotinom下的文件
2021-03-29 17:36:15
35925
1
转载 DDR3详解（以Micron MT41J128M8 1Gb DDR3 SDRAM为例）
首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。 DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,...
2021-03-01 19:10:10
1461
转载 DDR3基本概念2 - 上电复位时序
复位信号RESET#和时钟使能信号CKE信号之间要求满足以下时序： 对上图中的1, 2, 3和4说明如下： 1）CKE在RESET#有效区间，可以有一段时间不稳定 2）在RESET#释放之前，要求CKE必须在10ns之前稳定为0 3）RESET#释放之后，需要等待500us之后，CKE才可以置为1 4）在电源稳定后，RESET# 需保持至少200us 在ＲＴＬ设计的仿真阶段，200us的reset#时间可能...
2021-03-01 17:14:00
1676
转载 DDR3基本概念1 - 存储单元结构和原理
一个基本存储单元结构图如下图, storage capacitor为一个基本存储单元，当access transitor被选通时，可读可写： 一个4行3列的DDR 存储器如下图所示： 上图中蓝色的为bit line。相邻行的对应bit的bit line之间有一个两个反相器首尾相连的sense amplifier。红色的为word line，连接了同一行的所有的存储电容的transistor的栅极。 DDR...
2021-03-01 17:10:08
2005
转载 基于FPGA的NCO设计方案
随着数字通信技术的飞速发展，软件无线电的应用愈加的广泛， 而影响软件无线电性能的关键器件数控振荡器NCO(Numerical CONtrolled Oscillator) 的设计至关重要直接数字频率合成(DDS)技术是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术。同传统的频率合成技术相比，DDS 技术具有频率精度高、转换时间短、频谱纯度高以及频率相位易编程、输出的频率稳定度与系统的时钟稳定度相同等一系列优点， 广泛应用于现代各种通信系统中，...
2021-02-22 09:24:49
2329
转载 FPGA中Verilog HDL/VHDL实现NCO(数字控制振荡器)
数控振荡器（NCO,numerically controlled oscillator）软件无线接收机，直接频率合成器（DDS）,快速傅里叶变换（FFT）的重要组成部分，NCO采用全数字技术实现，具有分辨率高，频率切换快，相位噪声低等优点。 一般实现NCO的方法是查...
2021-02-22 09:17:09
2589
原创 quartus ii安装器件库问题 you didn`t select any components to install……
安装quartusii17.0的器件库时遇到如下的问题：在上一步选择的路径中明明已经存在cyclone的器件库cyclone-17.0.0.595.qdz，但是走到这一步的时候每次都报上述错误，一顿搜索后分析原因是本地电脑之前安装过相同版本的器件库，但是没有卸载导致，解决方法如下：1）到quartusii的安装目录下找到卸载程序；2）选择Individual components模式；3）选择出问题的器件库，卸载4）重新调用device installer安装对应的器件库；OK，完事！
2021-02-18 18:42:47
9664
8
原创 虚拟机安装modelsim只需注意一点
虚拟机安装modelsim只需注意一点：虚拟机一定不要使用hyper-v，要用VMware虚拟机一定不要使用hyper-v，要用VMware虚拟机一定不要使用hyper-v，要用VMware重要的事情说三遍！！！ 以此祭奠我浪费的这三天时间！...
2021-02-16 22:26:08
537
1
转载 modelsim 自动化 独立仿真vivado ip核工程
1.简述 自动化的独立仿真提高FPGA的仿真效率，加快FPGA开发。初学时使用Altera的FPGA，独立仿真带ip核的工程时，还能自己添加IP核的仿真文件实现。但是后来转到xilinx，好像没有办法独立仿真，只能和vivado联合仿真，这效率太低，特别是仿真复杂的图像算法时，人都要都疯了。不过。我细致研究下了，可以实现自动化仿真，还是独立仿，真香！ 2.准备 下面只是参考，实际按自己实际来做。 1）vivado2019.1+modelsim2019.2。想要安装包 : xilinx vivad.
2021-02-15 11:30:23
307
转载 ModelSim功能仿真，综合仿真，时序仿真
之前玩fpga时一直用modelsim仿真，现在玩ASIC老师要求用NC了。在这里我就简单的总结一下modelsim的用法功能仿真，就是在理想状态下(不考虑延迟)，验证电路的功能是否符合设计的要求。功能仿真需要：1.TestBench或者其他形式的输入激励2.设计代码（HDL源程序）值得一提的是，可以在ModelSim直接编写TestBench，使用View->Source->Show language templates. 综合后仿真（门级仿真），实际上.
2021-02-02 10:30:25
1846
转载 简化modelsim仿真过程
首先推荐一篇文章 http://www.cnblogs.com/emouse/archive/2012/07/08/2581223.html首先，根据上一篇文章，建立一个testbench模板； 第一次用modelsim+quartus的时候需要在quartus中设置modelsim的路径，quartus->tools->general->EDA tool options ，在右边选择modelsim的安装路径，如下图：然后在Quartus->setti
2021-02-01 11:23:44
453
转载 EDID 详解
1 Instruction EDID: Extended Display Identification Data（扩展显示标识数据）是一种VESA （Video Electronics Standards Association）标准数据格式，其中包含有关显示器及其性能的参数，包括供应商信息、最大图像大小、颜色设置、厂商预设置、频率范围的限制以及显示器名和序列号的字符串（摘自百度百科“EDID”词条）。Host Device通过读取Display中的EDID数据来“知..
2020-12-22 14:12:30
4406
转载 简单的I2C协议理解！（无图）
一、技术性能：工作速率有100K和400K两种； 支持多机通讯；支持多主控模块，但同一时刻只允许有一个主控； 由数据线SDA和时钟SCL构成的串行总线；每个电路和模块都有唯一的地址；
2020-12-21 17:35:24
137
转载 用Quartus II Timequest Timing Analyzer进行时序分析 ：实例讲解 (六)
4 Timing report上面三个部分分别介绍了时序分析中常用的约束的实用方法。在设定了这些约束以后，软件在综合的过程中，会根据约束对设计进行优化，采用一定的算法尽量保证设计能满足所有约束的要求。但是，很多情况下，系统是没有办法完全实现约束的要求，这时就会出现timingviolation。在这种情况下，我们可以通过分析时序报告，找出问题的所在，从而给出解决方案。那我们如何获取时序报告呢？时序报告的获取，必然是依赖于进行时序分...
2020-12-21 17:22:17
3860
转载 HDMI管脚定义
1:DDC_SCL和DDC_SDA用处: DDC（显示数据通道）主要用于HDMI源端设备（Source）与接收端设备（Sink）之间进行EDID数据及HDCP密钥的交流。通过EDID交流，源端设备可以了解到接收端设备音视频的接收能力；通过HDCP Key的交流，可以实时的进行数据流的内容保护认证，从而达到数据内容保护的目的。 2:DDC的电路: DDC的电路方式与I2C电路相同，因此在DDC电路设计中，设计者要考虑到DDC线路的电平。按照HDMI 1.3a规范，HDMI源端DDC的上拉电阻最小为...
2020-12-21 16:44:21
7488
转载 HDMI之InfoFrame
AVI/AUDIO InfoFrame属于辅助数据类别。一个InfoFrame打包仅仅能够载送一个InfoFrame。而且，依据HDMI的规范，其大小被限制在30个字节加上一个检验和(CheckSum)字节。 不论图像是YCbCr或RGB,传送它非常重要，至少每两帧图像要传一次AVI InfoFrame. HDMI Source用它去告诉HDMI Sink关于要传输图像的各种特质，比如:编码(RGB/YCbCr)，扫描方式(Overscan/Underscan),...
2020-12-21 14:32:47
703
转载 HDMI之DDC通道
DDC(Display Data Channel)是终端显示器用来告知个人计算机显示器信息(如分辨率、扫描频率等)的规格，也就是显示器与主机系统之间的通信方法，当然，这个规格的主要目的就是要实现即插即用(Plug & Play)的功能。Enhanced DDC乃是定义于VESA的ENHANCED DISPLAY DATA CHANNEL STANDARD Version 1 (September 2, 1999)。依据HDMI规格的记载，所有的接收端必须支持...
2020-12-21 13:46:51
2020
转载 色度抽样（4:2:0）到底是什么意思？
在视频编码的材料中，经常提到色度采样或者色度抽样的概念，而且一般的教材里仅仅说明某些视频编码标准如MPEG4或者H.264编码标准支持某种或者某几种色度取样的编码，有时还贴出几张莫名其妙的图。那色度采样到底是什么意思呢？特别是4:2:0的图总是让人感到费解，下面就详细的介绍。 首先是为什么要有YUV，而不是RGB，采用YUV色彩空间的重要性是它的亮度信号Y和色度信号U、V是分离的。如果只有Y信号分量而没有U、V分量，那么这样表示的图像就是黑白灰度图像。彩色电视采用...
2020-12-16 18:32:43
2274
2
转载 YUV444,YUV422,YUV420中的4,2,0代表什么意思?
通常我们用RGB表示一种彩色。计算机系统里的LCD显示的数据就是RGB来表示每个像素的颜色。而在我们生活里，有黑白电视机与彩色电视机两种，拍摄节目源时不可以用两种不同的摄像机来存放两种图像数据。所以为了兼容两种电视机，专家就引入YUV格式代替RGB，其中Y表示亮度， U和V表示色差。 黑白电视机只用Y信号， 而彩色电视机可由YUV转换成RGB再显示颜色。通常我们所用的YUV格式是 ITU-R 的标准 , 也叫YCbCr.YUV是由RGB格式的数据转换得来。Y Y = 0.299 x R +
2020-12-16 16:46:02
1494
转载 什么是4:4:4、4:2:2、4:2:0？了解图像压缩取样的方式
我们经常会看到4:4:4、4:2:2、4:2:0这样的字眼，比如你的5D拍摄的视频是4:2:0取样压缩的，又比如QuickTime的ProRes422格式，或者专业摄影机拍摄时是以4:4:4取样的。视频压缩通常被认为是数字格式特有的概念，但早在模拟信号时代就有了，数字格式的压缩只是变得更复杂了而已。在这个文章中，我们来看看什么是4:2:2、4:1:1和4:2:0色度取样。取样的概念视觉专家很早以前就知道，人眼对亮度分辨率的敏感度高于对色彩分辨率的敏感度。这就是早期模拟和数字压缩...
2020-12-16 16:15:29
1187
转载 Verilog操作符（逻辑操作符，位操作符，递减操作符Reduction Operators），异或运算
1，Verilog逻辑操作符 逻辑操作符 功能 A与B的运算 C与D的运算 && 逻辑与 A&&B= 0 C&&D= 1 | | 逻辑或 A| |B= 1 C| |D= 1 ！ 逻辑非 ! A= 0 ! B= 1 ! C= 0 ! D= 0 A=1'b1 ...
2020-12-01 09:57:35
2678
转载 HDMI协议解析
本文从软件工程师角度对HDMI spec进行解析，基于的spec版本为1.4，也是设备支持最多最成熟的版本，目前最新版本为2.0。 1 概述 HDMI（High-Definition Multiface Interface）是Hitachi, Panasonic, Philips, SiliconImage, Sony, Thomson, Toshiba几家公司共同发布的一款音视频传输协议，主要用于DVD, 机顶盒等音视频source到TV，显示器等sink设备的传输。传输基于的是TMDS(Transi
2020-11-24 11:06:48
2082
转载 HDMI详解
资料来源：https://www.cnblogs.com/TaigaCon/p/3840653.html 最近要用ZYNQ开发版的HDMI做显示，看着硬件管脚和例程只能发呆，于是决心去弄清楚HDMI的工作原理，查找了很多资料，都是碎片化的，不易懂。于是我加以整理，再以初学者（没有接触过任何视频传输接口）的角度在这篇博客里阐述。 对于初学者先了解VGA，再来看HDMI会更容易理解，有关VGA...
2020-11-24 10:53:29
1383
转载 单片机Bootloader与App的Hex文件手动合并方法
前言 对带有IAP的嵌入式软件，生产大批量加工时，研发需要提供Boot和App的合并Hex文件，这样才能加快生产进度。 Hex文件的简单说明 编译器编译出的HEX文件一般格式如下： :020000040800F2 //烧录起始地址 :10000000C8BD0...
2020-11-05 20:42:06
1683
转载 MFC---给按钮加上快捷键
现在快捷键的使用已经很频繁了。快捷键可以使我们的操作变得更简单，更快捷。如何给自己的按钮加一个快捷键呢。 如下图：我们希望给我们的参照按钮加一个快捷键CTR + F。 不要以为在按钮的标题上加上F就行了，这只是给用户看的。 我们需要实现它，实现它有两种方法。先说方法一。 我们可以这样想，我们截取用户的F按键，如果用户按了F按键...
2020-10-20 21:52:18
715
转载 MFC 热键设置 OnHotKey方法和Accelerator方法的设置
写MFC程序时，如果想自定义热键比如ALT+S可以采用下面两种方法： 方法一：定义热键的消息响应函数：OnHotKey 定义系统全局热键： 1、首先在.h文件中添加消息响应函数声明 afx_msg LRESULT OnHotKey(WPARAM wParam,LPARAM lParam); 2、关联消息及响应函数 BEGIN_MESS.
2020-10-20 21:42:05
1162
转载 c/c++ 获取当前程序(EXE)所在的路径
一、 1.只获得路径字串不包含文件名 TCHAR szFilePath[MAX_PATH + 1]={0}; GetModuleFileName(NULL, szFilePath, MAX_PATH); (_tcsrchr(szFilePath, _T('\\')))[1] = 0; // 删除文件名，只获得路径字串 CString str_url = szFilePath; // 例如str_ur...
2020-10-20 10:22:37
2129
转载 Vivado中使用逻辑分析仪ILA
FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。在vivado中叫 ILA（Integrated Logic Analyzer），之前在ISE中是叫ChipScope。基本原理就是用fpga内部的门电路去搭建一个逻辑分析仪，综合成一个ILA的core核伸出许多probe去探测信号线。下面逐步讲解在线debug的过程，主要侧重ILA中clock domain的正确使用。第一大部分 添加被测信号线通常有两种方式 ：.
2020-09-09 11:36:19
2118
转载 JTAG调试原理
JTAG（Joint Test Action Group，联合测试行动小组）是一种国际标准测试协议，主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG接口是4线：TMS、 TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线，JTAG是由硬件实现的。JTAG最初是用来对芯片进行测试的，基本原理是在器件内部定义一个TAP（Test Access Port，测试访问口），通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允
2020-09-04 11:32:36
744
转载 时序分析基本概念介绍--Timing Arc
原标题：时序分析基本概念介绍——Timing Arc 今天我们要介绍的时序基本概念是Timing arc，中文名时序弧。这是timing计算最基本的组成元素，在昨天的lib库介绍中，大部分时序信息都以Timing arc呈现。如果两个pin之间在timing上存在因果关系，我们就把这种时序关系称为Timing arc，主要分为定义时序延迟，和定义时序检查两种。为啥叫它时序弧？因为时序图中经常用一条弧形线段来表示它。如下图所示：cell的timing a...
2020-08-14 10:47:57
2741
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人