![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
DDR
文章平均质量分 56
Oh_my_God_L_C
这个作者很懒,什么都没留下…
展开
-
DDR3详解(以Micron MT41J128M8 1Gb DDR3 SDRAM为例)
首先,我们先了解一下内存的大体结构工作流程,这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。 DDR3的内部是一个存储阵列,将数据“填”进去,你可以它想象成一张表格。和表格的检索原理一样,先指定一个行(Row),再指定一个列(Column),我们就可以准确地找到所需要的单元格,这就是内存芯片寻址的基本原理。对于内存,这个单元格可称为存储单元,...转载 2021-03-01 19:10:10 · 1457 阅读 · 0 评论 -
DDR3基本概念2 - 上电复位时序
复位信号RESET#和时钟使能信号CKE信号之间要求满足以下时序: 对上图中的1, 2, 3和4说明如下: 1)CKE在RESET#有效区间,可以有一段时间不稳定 2)在RESET#释放之前,要求CKE必须在10ns之前稳定为0 3)RESET#释放之后,需要等待500us之后,CKE才可以置为1 4)在电源稳定后,RESET# 需保持至少200us 在RTL设计的仿真阶段,200us的reset#时间可能...转载 2021-03-01 17:14:00 · 1658 阅读 · 0 评论 -
DDR3基本概念1 - 存储单元结构和原理
一个基本存储单元结构图如下图, storage capacitor为一个基本存储单元,当access transitor被选通时,可读可写: 一个4行3列的DDR 存储器如下图所示: 上图中蓝色的为bit line。相邻行的对应bit的bit line之间有一个两个反相器首尾相连的sense amplifier。红色的为word line,连接了同一行的所有的存储电容的transistor的栅极。 DDR...转载 2021-03-01 17:10:08 · 1987 阅读 · 0 评论 -
镁光DDR芯片型号与标签对应关系查询方法
镁光的ddr芯片体上的Mark标志并不代表其型号,真正的型号需要上官网查询,具体方法如下:1,找到芯片的FBGA Code,如下图中的D9RZT2,去官网搜索:D9RZT可得结果:或者搜索再输入FBGA Code原创 2020-07-13 17:36:34 · 13883 阅读 · 5 评论 -
DDR中的一些知识点说明(ODT,ZQ校准,OCT,TDQS)
ODT ( On-DieTermination ,片内终结)ODT 也是 DDR2 相对于 DDR1 的关键技术突破,所谓的终结(端接),就是让信号被电路的终端吸收掉,而不会在电路上形成反射, 造成对后面信号的影响。 顾名思义, ODT 就是将端接电阻移植到了芯片内部,主板上不再有端接电路。在进入DDR 时代, DDR 内存对工作环境提出更高的要求,如果先前发出的信号不能被电路终端完全吸收掉而在电路上形成反射现象, 就会对后面信号的影响造成运算出错。因此目前支持DDR主板都是通过采用终结电...转载 2020-05-19 21:48:05 · 2216 阅读 · 0 评论 -
DDR3中bank, 16bit和32bit等概念
DDR3中bank, 16bit和32bit等概念最近在看内存相关的东东。以前认为内存就是块资源,需要的时候,malloc出来一部分使用即可。对内部的东东没有深入了解过。刚开始看起来,感觉有点丈二和尚。通过各种查询,并请教牛人,对基本概念有了个初步了解,先总结一把。先说说bank。看到bank首先想到了银行,然后是利率,然后是房贷...扯远了,这儿的bank是存储库的意思。也就是...转载 2020-02-07 21:35:00 · 1643 阅读 · 0 评论 -
DDR扫盲——DDR中的名词解析
RAS: Row Address Strobe,行地址选通脉冲; CAS: Column Address Strobe,列地址选通脉冲; tRCD: RAS to CAS Delay,RAS至CAS延迟; CL: CAS Latency,CAS潜伏期(又称读取潜伏期),从CAS与读取命令发出到第一笔数据输出的时间段; RL: Read Latency,读取潜伏期; tAC: Acce...转载 2019-08-22 10:37:26 · 2337 阅读 · 0 评论 -
Quartusii 中ddr2 IP核例化 调试
quartsuii 版本:15.0 fpga器件:Cyclone iv ddr2器件:MT47H64M16HR-3E本文介绍Cyclone iv芯片外接2片位宽为16,容量1G的ddr2 ,利用例化ddr2 ip核进行调试的过程。 2片位宽为16的ddr2并联使用,相当于1片位宽为32位,容量为2G的ddr2。 一、新建工程 新建一个名为ddr2_test的工程。下图是顶层文件的端口,...转载 2019-09-09 16:42:40 · 1271 阅读 · 0 评论