FPGA高级结构设计（二）：面积结构设计

最新推荐文章于 2022-12-27 19:45:24 发布

MinJohnson

最新推荐文章于 2022-12-27 19:45:24 发布

阅读量287

点赞数 1

分类专栏： FPGA/Verilog 文章标签： fpga开发

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/Programmer_jzm/article/details/122326759

版权

FPGA/Verilog 专栏收录该内容

25 篇文章 9 订阅

订阅专栏

面积结构设计

折叠流水线

流水线是需要寄存中间结果的，这会带来寄存器的消耗，也就是会导致面积增大。

基于控制逻辑的复用

前提是复用的逻辑要比控制逻辑大

资源共享

在全局搜索相似功能的计数器逻辑，将其拿到全局中，供其他模块使用

复位对面积的影响

对于一些FPGA来说，不正确的复位反而会增大逻辑门的消耗，比如一些没有复位置位的寄存器，要是强制让其复位置位，只会让其他逻辑结构来构成复位和置位，另外对于一些RAM，移位寄存器同理，不正确的复位可能会增加面积。

但是于此同时，我们可以利用复位和置位来减少面积，比如利用复位来减少与门的使用，利用置位来减少或门的使用。

关注

1
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
FPGA高级结构设计（二）：面积结构设计

面积结构设计折叠流水线流水线是需要寄存中间结果的，这会带来寄存器的消耗，也就是会导致面积增大。基于控制逻辑的复用前提是复用的逻辑要比控制逻辑大资源共享在全局搜索相似功能的计数器逻辑，将其拿到全局中，供其他模块使用复位对面积的影响对于一些FPGA来说，不正确的复位反而会增大逻辑门的消耗，比如一些没有复位置位的寄存器，要是强制让其复位置位，只会让其他逻辑结构来构成复位和置位，另外对于一些RAM，移位寄存器同理，不正确的复位可能会增加面积。但是于此同时，我们可以利用复位和置位来减少面积，比如利用
复制链接

扫一扫

专栏目录

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。