S3C2440时钟描述

S3C2440 CPU默认的工作主频为12MHz或16.9344MHz，这里使用最多的是12M。使用PLL电路可以产生更高的主频供CPU及外围器件使用。
S3C2440有两个PLL：MPLL和UPLL，UPLL专用与USB设备。MPLL用于CPU及其他外围器件。
通过MPLL会产生三个部分的时钟频率：FCLK、HCLK、PLCK。FCLK用于CPU核，HCLK用于AHB总线的设备(比如SDRAM)，PCLK用于APB总线的设备(比如UART)。

 

 

1、上电几毫秒后，晶振输出稳定，FCLK=晶振频率，nRESET信号恢复高电平后，CPU开始执行指令。
2、我们可以在程序开头启动MPLL，在设置MPLL的几个寄存器后，需要等待一段时间(Lock Time)，MPLL的输出才稳定。在这段时间(Lock Time)内，FCLK停振，CPU停止工作。Lock Time的长短由寄存器LOCKTIME设定。
3、Lock Time之后，MPLL输出正常，CPU工作在新的FCLK下。

 

 

 

 

 

在讲解之前，先介绍一下 s3c2440 时钟系统。一般来说， MCU 的主时钟源主要是外部晶振
或外部时钟 ， 而用的最多的是外部晶振 。 在正确情况下 ， 系统内所使用的时钟都是外部时钟源经过一定的处理得到的。由于外部时钟源的频率一般不能满足系统所需要的高频件 ， 所以往往需要 PLL （ 锁相环 ） 进行倍频处理