- 博客(13)
- 收藏
- 关注
RSS订阅原创 2024.8.14 Python，岛屿问题，广度深度优先搜索
上一篇文章记录了我的做题逻辑，今天顺着昨天的思路重新写了代码以后发现，还是有很多小细节没处理好，冒号，逗号，什么的都无所谓了，习惯问题，还有就是，岛屿给的是字符串，所以不是1而是“1”去判断，还有一点特别有意思，以下这一条。这是置零操作，那么现在分析这个过程，neighbours是一个队列，以[r][c]为起点，当neighbors不为空的时候那么就进入循环，popleft是从左边取一个，然后进行分析，发现一个1就添加一个队列，然后置零。
2024-08-14 17:09:50
64
原创 2024.8.13 Python,哈希表（字典）哈希集合set
那么我就又思考，如果我的代码[0,0][0,0]出错了，那么官方的代码就会出错在[1,1]。因为你想，测试用例如果是[2,3]的话，他不也是会找到自己吗，但是我测试了以后发现不会，因为他的逻辑是，比如3进来了，他在找自己的同伴，字典里就没有这个3本身，他自然不会找到自己，所以没找到，写进字典，找到了，直接输出。然后去做测试用例的时候，对了60%，有对有错，那就是有情况没考虑清楚，我去看了一下测试用例， 其实说实话这个测试用例编的是真的好啊，三个测试用例就几乎涵盖了我需要的东西，我将详细记录出现的问题。
2024-08-13 12:29:08
139
原创 2024.8.12 Python，最小公倍数，类与对象，字符串
这个题要求给n求n和2之间的最小公倍数，我最开始的想法是直接用短除法，因为小学就是这么教来的，但是吧，你想当时的短除法如果除2的话，无非就是两种结果，一个是能除一个是不能除两种情况，能除的情况下，最小公倍数=除数×商就等于被除数本身，不能除的情况下，最小公倍数=除数×被除数。%s是一种字符串格式化符号，用来表示字符串的占位符，name.capitalize() 是一个字符串方法，用于将字符串的首字母大写，而其他字母变成小写。这种情况下，他是会在第一个和第二个也就是0和1之间插入新的列表，很怪。
2024-08-12 21:44:44
264
原创 2024.8.11 Python，类与对象
可能多年以后会觉得这个东西非常的弱智，但是现在我还是非常虔诚的去认知每一项的具体内容与含义class是对于类的定义，我的认知和理解就是说，相当于编程的时候去创建一个文件夹，就是单纯的创建文件，还不够，类他就可以更加封装的去整理函数，又或者理解为蓝图，关键点在于使用的时候需要实例化，也就是把蓝图在特定的位置和特定的区域去实例，所以需要类与对象。比如这样或者这样当你调用 sol.sum(5, 3) 时，Python实际上在后台执行了类似于 Solution.sum(sol, 5, 3) 这样的操作。
2024-08-11 15:06:38
833
原创 2023.7.16 FPGA笔记，蜂鸣器
（1）其实无源蜂鸣器有点没搞懂，因为在我看来，振动的频率是一样的，但是他们的理解就是，0.5秒内振动了DO的频率次数，那这个声音就是Do。所有的层级式计数器，高一级的计数器一定要等到低一级的计数器同时到达最高位时才能清零，这个工作很重要。（2）0~24999999次计数器就是0.5ms，一级计数器给clk计数24999999次，然后写二级计数器，注意今天的第一条。（5）beep从0开始到freq_cnt >= duty_data时变为1。（4）然后freq_data右移1，制作占空比。
2023-07-16 21:59:18
65
原创 2023.7.14 FPGA笔记 呼吸灯
（2）计数器归零的条件必须经过加工，us计数器其实不用管太多，ms计数器要等us计数器也到49，才能归零，同理，s计数器要等s计数器到999ms计数器到999，us计数器到49才能清零。（4）定义一个用于区分前后半的使能信号，前半假如为0，那等秒计数器要清零的条件，给他翻转，把他也与进条件中，就可以区分前后半了。输出的时候，输出的状态只和当前状态有关与输入无关，那就是Moore型状态机，如果和状态和输入都有关，那就是Mealy状态机。ms计数器计数1000则经过1ms，s计数器记1000则经过1s。
2023-07-14 18:53:15
67
原创 2023.7.10 FPGA笔记，计数器与分频器
4.注意，时序逻辑看的是这个时刻前的状态，所以时常有延时，如果使用脉冲信号作为信号判定条件，那么记得用前一时刻的信号作为脉冲信号的触发条件，这样才能使正常的操作逻辑发生在合适的时间点内。2.非阻塞赋值只能对寄存器类型变量赋值，只能用initial语句和always语句当中，不允许使用assign。6.偶分频自己写出来了。其中问题最多的是b和d这两个，还有位宽必须规定好，[1:0]是二位宽。1.阻塞赋值就是正常代码里的赋值，阻塞赋值是只能在触发沿的时刻才能非阻塞赋值。3.时钟的异步复位代码是。
2023-07-10 18:02:50
57
原创 2023.7.2 FPGA笔记，半加器
工程文件里，input和output都给的是wire，合理怀疑，下一步可以进行扩展，所以就把output写成了wire。然后在编写tb文件的时候，因为要给input连接实体，所以就给input定义成了reg，然后output还是wire。1.wire和reg还是没能分清楚，我的目前的理解是，输入如果是信号那就是wire，如果是数字就是reg，这样的理解肯定还是不对的。6.时序逻辑比组合逻辑有更好的毛刺屏蔽作用，说人话就是，变化只存在于上升下降沿，在处于非上升下降沿的时候，不会产生变化。
2023-07-02 18:49:38
37
原创 2023.6.2 FPGA笔记，点亮LED灯
1.设计规划，波形绘制，代码编写，代码编译， 逻辑仿真，波形对比，绑定管脚，分析综合布局布线，上板验证。
2023-07-02 16:42:01
35
原创 2023.6.1 FPGA学习笔记P1
1.485接口B接B，A接A，485和485通信；CANH接H，L接L。2.EBF Module为野火自定义。3.AD-DA 模数数模。
2023-06-01 18:31:01
34
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人