- 博客(5)
- 收藏
- 关注
RSS订阅原创 FPGA 06 异步通信（UART）串口发送
state一直卡在状态1，bps_cnt2和bps_cnt3没有执行累加步，data[7:0]值为data40的[7:0]位，没有传输到uart_data。因为Send_en信号问题，重写module Uart_Tx，新建module Uart_Tx_Script，新增信号Send_Go，让Send_Go在Send_en=1时，置1。Q：设计一个数据发送器，每1ms以115200波特率发送一个数据，每次发送的数据比前一个数据大。一般设置为：300，1200，2400，9600，19200，115200等。
2024-01-26 21:53:03
1449
1
原创 FPGA 03 LED跑马灯实验
Q：8位LED灯分别以0.1s，0.2s，0.3s，0.4s，0.4s，0.3s，0.2s，0.1s的速率闪烁。为了提高仿真速度，将闪烁时间改为500ms，即在tb文件中重新定义参数MCNT的值。其中3-8译码器的代码见FPGA 01 3-8译码器。2.例化module led_run4，设置不同的MCNT数值。8个led灯以每个0.5ms的速率循环闪烁。将闪烁时间设置为参数“MCNT”，代码如下。对module led_run4_test文件进行仿真。1.控制闪烁的文件（同led——flash）
2024-01-16 22:52:47
971
原创 FPGA 02 时序逻辑计数器设计
4.异步时序逻辑电路：没有统一的时钟，各级触发器的状态变化不是在统一的时钟作用下完成的，电路的状态是直接由输入信号决定，电路结构简单，但是速度慢，随着位数的增加，计数器从接受计数脉冲到稳定状态的建立，时延也大大增加。逻辑电路是基于二进制的，由逻辑门电路（AND/NOT/OR）组成的，可以实现存储、控制以及传输等功能的电路。任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关（入变出即变）2.特点：具有记忆功能，任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关。
2024-01-04 22:13:39
346
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人