linux makefile

还是使用之前的例子生成可执行文件：

gcc main.c ./src/*.c -I ./include -o myapp
gcc ./main.c ./src/*.c -I ./include -o ./myapp  不省略当前目录的写法（养成好习惯，给每个生成的文件合理存放，不然会很乱）

这样太麻烦，所以要学makefile
makefile的规则:
规则中的三要素: 目标， 依赖， 命令
语法如下：

目标:依赖
tab命令

vi makefile

版本1（不会节省编译项目的时间，每次执行make都要对所有文件都编译一次）：

makefile编辑好后，在终端直接敲make就可以了。

版本2（节省编译项目的时间，每次执行make只需要对改动过的文件编译，已经编译过的且没有改动过的文件不用重新编译）：

版本3（在版本2的基础上优化，自定义变量和规则）：

上面用到了自动化变量
makefile的三个自动变量
$< 规则中的第一个依赖
$@ 规则中的目标
$^ 规则中的所有依赖

版本4（使用makefile 中的 wildcard 与 patsubst 函数）：

因为像版本3这样要手动写出那么多需要的.c太累了。

最后，为了方便删除生成的.o临时文件，我们可以在makefile中加上几行：

这样，当执行make生成可执行文件后，在终端中再输入：

make clean

就可以删除刚才生成可执行文件过程中的所有临时的.o文件。
当然，其他的命令也可以类似地写。