数码管的动态扫描实现

实现FPGA驱动数码管动态显示，板级调试时通过in system sources and probes(ISSP)输入想要显示的数据。

八段数码管的驱动原理：

八段数码管的结构如下图所示，七段数码管就是少了h那个点。
数码管分别共阳极和共阴极结构：

共阴极就是一个数码管中的8段LED阴极全部接在一起，如上图左侧所示，共阳极则是将LED的阳极接到一起。本实验所用的开发板为AC620，采用共阳极结构。如果要让LED灯亮，那么对应的LED灯的阴极要接低电平。也就是说如果要显示数字‘0’，输入的数据应该为：“11000000”。编码译码格式如下图所示：

段选和位选：

数码管有两种工作方式：静态显示和动态显示，静态显示就是将每个数码管的八段LED全部输出，每输入一次新的数据，数码管变化一次，多个数码管可同时工作。动态显示则是每次只显示一个数码管，利用人眼视觉暂留效应，在短时间内快速切换工作的数码管，最终人们看到数码管一直亮着，本实验采用的是动态显示。

位选：八个七段数码管中，选择一个数码管显示数据
段选：一个数码管中八个LED灯的状态，显示要显示的内容

三线制数码管电路设计

因为如果采用段选+位选驱动数码管则需要16个IO口，为了节约资源，采用SPI接口的串行移位寄存器，例如：74HC595芯片。
原理图如下图所示：

信号	功能
Data[15:0]	输入8位段选数据+8位位选数据
en	数码管使能信号，1：使能，0：关闭
DS	串行数据输出
SH_CP	移位寄存器的时钟输入。上升沿时移位寄存器中的数据依次移动一位， 即 Q0 中的数据移到 Q1 中，Q1 中的数据移到 Q2 中，依次类推
ST_CP	存储寄存器的时钟输入。上升沿时移位寄存器中的数据进入存储寄存 器。应用时通常将 ST_CP 置为 低点平，移位结束后再在 ST_CP 端产生一个正脉冲更新显示数据

数码管VHDL实现：

1.通过divider对时钟进行分频，得到1khz的时钟输出clk_1ms，作为位选时钟。
2. clk_1ms输入shift8模块中，使每1ms位选自动移位(sel)： 0000_0001 （第一个数码管亮）–> 0000_0010࿰