UVM：一个简易验证平台例子

Starry丶

已于 2022-02-18 10:56:42 修改

阅读量3.6k

点赞数 4

CC 4.0 BY-SA版权

分类专栏：数字IC验证方法学文章标签：数字IC IC验证

于 2022-02-09 20:28:05 首次发布

本文链接：https://blog.csdn.net/Starry__/article/details/122849224

数字IC验证方法学专栏收录该内容

40 篇文章 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了如何构建一个UVM验证平台，包括`top_tb.sv`中的测试环境，`my_dut.sv`的DUT，`my_if.sv`接口，以及`basic_test.sv`、`my_case0.sv`、`my_case1.sv`中的测试用例。`my_env.sv`、`my_agent.sv`、`my_sequencer.sv`、`my_sequence.sv`、`my_transaction.sv`、`my_driver.sv`和`my_monitor.sv`组件分别负责环境、代理、顺序器、序列、事务、驱动和监控功能。同时，文章讲解了如何利用Questasim搭建UVM验证环境。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

top_tb.sv

`timescale 1ns/1ps
`include "uvm_macros.svh"						//uvm宏

import uvm_pkg::*;
`include "my_dut.sv"
`include "my_if.sv"
`include <

了解本专栏

超级会员免费看

UVM：一个简易验证平台例子

目录

top_tb.sv