数字后端基本概念介绍<Net>

今天我们要介绍的数字后端概念是Net。中文名线网，这个是最基本的概念了，对初学者来说，不要把它与wire混淆概念。Net是一个逻辑概念，存在于verilog语言中。线网用于对结构化器件之间的物理连线进行建模，描述器件之间的连线关系。如器件的管脚，模块的端口，与门或门的输入输出等等，都需要用线网来描述。

以一位全加器为例，所有与门、或门、异或门的输入输出都是线网类型的信号。线网类型的信号必须要有器件来驱动它的，否则线网信号的值为高阻(z)。线网信号不存储逻辑值，它代表的是物理连线，它的值随着驱动器件输出的变化而变化。

在Verilog HDL中，一共有11种类型的线网信号，分别是：wire、tri、wor、trior、wand、triand、trireg、tri1、tri0、supply0、supply1，其中最常用的就是wire型线网，在绝大部分设计中都可以只用wire来定义线网信号。

Wire型线网信号的说明语法为：

举例如下：

---