时间都去哪了——timing budget（一）

Timing budget是hierarchical flow中非常关键的一个步骤。Timing budget会分析整块芯片的时序情况，然后给各个block分配合适的时序约束文件。简单而言，Timing budget就是处理chip level上的各类sdc约束，包括set_input_delay(SID)，set_output_delay(SOD)，set_false_path，set_multicycle_path（MCP）以及clock的信息等等可以用下面的示意图表示：

假设上半部分是一条在full chip上完整的path，可以看到这条path上有input delay, output delay, false path, multicycle path, max delay, clock等信息，当定义完下面两个block并做完timing budget以后，工具会根据算法，重新去分配每个block端口上的约束。

那我们如何去做Timing budge