本文介绍了时序分析中的BC-WC Mode，用于解决因工艺差异导致的芯片性能问题。在Single Mode不再适用的130nm以下工艺中，BC-WC模式确保芯片在最佳和最差条件下的功能完整性。通过对setup和hold check的分析，该模式使用最大和最小库在不同PVT条件下计算路径延迟，保证芯片在极端情况下的运行稳定性。
今天我们要介绍的时序分析概念是BC-WC Mode。由于考虑到芯片运行环境的变化，并且在芯片制作中难以克服的工艺原因造成的Die to Die的参数不同，在原来Single Mode中通过分析的芯片，在真实芯片运行中，未必能完成所设定的功能。
考虑到single mode的粗糙性，在130nm以下的工艺中基本上已经不用了。我们引进了BC-WC（best corner-worst corner）分析模式。BC-WC模式下，工具会分析芯片所可能出现的最好和最坏的运行情况，保证这两种极端情况下芯片功能的完整性。
在对上图的时序分析中，
对于setup check，工具会去使用两套max，min的library，也是两种PVT条件下，去计算timing path的delay
Launch clock :late path from max liblate path from max libearly path from max lib
最低0.47元/天 解锁文章
扫一扫
1557
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
