3.4时序冒险

开场白：

时序冒险发生的机制：一两级“与-或”电路为例，即对于XY+X'Y当X变为X'时，理论上结果应该一直是1，但是由于X'Y的延迟发生，导致出现结果为0的瞬态特性，即存在冒险

3.4.1静态-1型冒险

定义：电路输出应该是一直是1，但是时序图中出现了尖峰，则存在此类型冒险

发生机制：单个变量的变化+延迟的存在

ps：静态-1型冒险的检测与消除：

对于静态-1型冒险：用卡诺图，直接看电路中的与门，将其在卡诺图中对应的最小项圈出来，找找有没有没有被圈起来的相邻两个1，有的话就是1型冒险咯，解决方法就是把你找到的那两个1圈起来加到逻辑表达式中去，加进去一般的都是一致项；

3.4.2静态-0型冒险

定义：电路输出应该是一直是0，但是时序图中出现了尖峰，则存在此类型冒险

发生机制：单个变量的变化+延迟的存在

ps：静态-0型冒险的检测与消除：

对于静态-0型冒险：与1型是对偶关系，所以处理细节掠过（有时间的话自己想一想）

3.4.3动态冒险

定义：单个变量的变化引起输出结果的多个尖峰

发生机制：单个变量的变化+延迟的存在

ps：动态冒险的检测与消除：

对于静态-0型冒险：检测：出现X和X’输入到同一个与门中，即存在0型冒险

消除：采用适当的设计使其不存在：X和X’输入到同一个与门中^-^

3.4.4无冒险电路的设计(仅限两级）

1. 多数冒险冒险并不会造成伤害：同步系统的结果只有再输出稳定的时候才会被读取，冒险无害；异步时序电路需要进行冒险的分析和消除，但是很少需要设计这样的电路；所以本节仅探讨两级“与-或”电路的无冒险电路的设计；“或-与”电路的设计与之是对偶关系
2. 两级无冒险“与-或”电路的设计（“或-与”电路的设计与这个是对偶关系）：
   a.适当的设计使其不存在静态-0型冒险：不存在X和X’输入到同一个与门
   b.适当的设计使其不存在动态冒险：不存在X和X'输出到同一个第一级门
   c.静态-1型冒险的检测与消除
   由此三步得到一个无冒险电路