嵌入式系统应用开发实验(一)

该博客详细介绍了如何使用FPGA进行嵌入式系统应用开发,从设计和实现半加器开始,通过组合半加器形成全加器,然后进行编译和仿真验证,最后将设计烧录到硬件并成功运行。
摘要由CSDN通过智能技术生成


实验目的:通过1位全加器的详细设计,掌握原理图输入以及Verilog的两种设计方法。
软件基于quartusII 13.0版本,开发板基于Intel DE2-115。
1位全加器可以用两个半加器及一个或门连接而成, 因此需要先完成半加器的设计。
下面将给出使用原理图输入的方法进行底层元件设计和层次化设计的主要步骤。

一、设计半加器

新建工程
在这里插入图片描述
选择芯片,完成创建
在这里插入图片描述
新建一个原理图文件
在这里插入图片描述
在这里插入图片描述
寻找输入输出元件和与门、或非、输出端,连接成如下的电路
在这里插入图片描述
在完成原理图后,不要忘了

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值