NXP i.MX 8M Mini工业核心板硬件说明书（四核ARM Cortex-A53 + 单核ARM Cortex-M4，主频1.6GHz）

1          硬件资源

创龙科技SOM-TLIMX8是一款基于NXP i.MX 8M Mini的四核ARM Cortex-A53 + 单核ARM Cortex-M4异构多核处理器设计的高端工业级核心板，ARM Cortex-A53(64-bit)主处理单元主频高达1.6GHz，ARM Cortex-M4实时处理单元主频高达400MHz。处理器采用14nm最新工艺，支持1080P60 H.264视频硬件编解码、1080P60 H.265视频硬件解码、GPU图形加速器。核心板通过邮票孔连接方式引出MIPI-CSI、MIPI-DSI、Audio、PCIe、FlexSPI、USB、UART、千兆网口等接口，可通过PCIe、FlexSPI、MIPI-CSI接口与FPGA进行高速通信。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。

图 1 核心板硬件框图

 

图 2

图 3

1.1    CPU

核心板CPU型号为MIMX8MM6CVTKZAA，LFBGA封装，工作温度为-40°C~105°C，引脚数量为486个，尺寸为14mm*14mm，采用14nm制造工艺。

NXP i.MX 8M Mini处理器架构如下：

表 1

NXP i.MX 8M Mini Quad	4x ARM Cortex-A53(64-bit)，主频1.6GHz，支持浮点运算功能
	ARM Cortex-M4，专用实时处理单元，主频400MHz
	1080P60 H.264 Encoder
	1080P60 H.264 Decoder
	1080P60 H.265 Decoder
	GPU：GC320 2D、GCNanoUltra 3D图形加速器，支持OpenGL ES 1.1/2.0、OpenVG 1.1

 

图 4 NXP i.MX 8M Mini处理器功能框图

1.2    ROM

核心板通过MMC1总线连接eMMC，采用8bit数据线，eMMC型号兼容Micron公司的MTFC8GAKAJCN-4M IT(8GByte)、SAMSUNG公司的KLM8G1GEUF-B04%(8GByte)、SkyHigh Memory公司的S40FC004(4GByte)。

1.3    RAM

核心板通过专用DRAM总线连接2片DDR4，分别采用16bit数据线，共32bit。DDR4型号兼容Micron公司的MT40A512M16LY-062E IT(1GByte)、SK海力士(SK Hynix Inc)公司的H5AN8G6NCJR-VKI(1GByte)与H5AN4G6NBJR-VKI(512MByte)，以及紫光国芯(UniIC)公司的SCB12Q4G160AF-07QI(512MByte)，支持DDR4-2400工作模式(1200MHz)。

1.4    晶振

核心板采用2个工业级晶振Y1和Y2，其中Y1时钟频率为24MHz，精度为±20ppm，为CPU提供系统时钟源；Y2时钟频率为32.768KHz，精度为±20ppm，为CPU内部RTC提供时钟源。

1.5    电源

核心板采用专用的工业级PMIC电源管理芯片，满足系统的供电要求和CPU上电、掉电时序要求，采用5V直流电源供电。

1.6    LED

核心板板载三个LED。其中LED0为电源指示灯，系统上电后默认会点亮。LED1和LED2为用户可编程指示灯，分别对应GPIO1[0]和GPIO1[1]两个引脚，高电平点亮。

 

图 5

 

图 6

1.7    外设资源

核心板引出的主要外设资源及性能参数如下表所示。

表 2

外设资源	数量	性能参数
Camera	1	MIPI-CSI(Camera Serial Interface)，4-lane； 每lane最大支持1.5Gbps传输速率；
Display	1	MIPI-DSI(Display Serial Interface)，4-lane； 每lane最大支持1.5Gbps传输速率；
UART	4	最高支持波特率为4Mbps； 支持硬件或软件流控；
SAI	5	支持具有帧同步的全双工串行接口，如I2S、AC97、TDM；
ECSPI	3	全双工增强同步串行接口； 最高支持52Mb/s数据速率；
FlexSPI	1	支持single pad/dual pad/quad pad操作模式； 支持DMA；
I2C	4	最高支持400Kb/s通信速率；
Ethernet	1	采用RGMII接口； 支持10/100/1000M网口配置； 支持网络自适应；
PCIe	1	支持单通道Gen2标准端口； 支持RC或EP模式； 最高通信速率5Gbps；
USB 2.0	2	支持OTG模式； 支持High-Speed/Full-Speed/Low-Speed模式；
MMC/SD/SDIO	2	MMC1、MMC3支持SD3.0/SDIO3.0/MMC5.1规范，支持1、4、8位MMC模式； MMC2支持SD3.0/SDIO3.0，支持1、4位MMC模式； 支持最高200MHz时钟； 备注：核心板板载eMMC设备已使用MMC1，未引出至邮票孔；
PDM	1	最大支持4线8通道；
PWM	4	具有16位时基计数器； 支持最高66MHz工作频率；
Watchdog	3	看门狗定时器； 支持时间设置范围为0.5 ~ 128s； 时间分辨率为0.5s；
S/PDIF	1	数字音频传输接口； 支持收发功能，标准音频文件传输格式；
JTAG	1	支持边界扫描； 支持IEEE 1149.1和IEEE 1149.6；
Temperature Sensor	1	支持传感温度范围为10 ~ 105摄氏度； 传感分辨率为1摄氏度；

部分外设资源存在引脚复用情况，可在实际开发过程中使用产品资料“4-软件资料\Tools\Windows\”目录下的Config Tools for i.MX工具对外设资源进行合理分配。Config Tools for i.MX工具官方参考链接：www.nxp.com/design/designs/config-tools-for-i-mx-applications-processors:CONFIG-TOOLS-IMX。

2          引脚说明

2.1    引脚排列

核心板邮票孔引脚采用2x 40pin + 2x 60pin，共200pin规格，引脚排列如下图所示。

 

图 7 核心板引脚排列示意图

2.2    引脚定义

核心板引脚定义如下表。

其中“邮票孔引脚号”为核心板邮票孔引脚序列号，“芯片引脚号”为CPU引脚序列号，“引脚信号名称”为CPU引脚信号名称，“引脚功能”为核心板引脚推荐功能描述。

引脚信号名称中，如包含“PU”、“PD”和“Z”，则分别指该引脚在核心板内部已进行上拉、已进行下拉、已串联电阻。请勿改变“PU”、“PD”引脚的上下拉状态，否则将可能导致核心板部分功能异常。

2.2.1            CON1A

表 3

邮票孔引脚号	芯片引脚号	引脚信号名称	引脚功能	参考电平
1	AD10	AD10/GPIO1_10/USB1_OTG_ID	GPIO	1.8V
2	AD13	AD13/SAI5_RX_DATA2/SAI1_TX_DATA4/SAI1_TX_SYNC/SAI5_TX_BCLK/PDM_BIT_STREAM2/GPIO3_23	PDM	3.3V
3	AC13	AC13/SAI5_RX_DATA3/SAI1_TX_DATA5/SAI1_TX_SYNC/SAI5_TX_DATA0/PDM_BIT_STREAM3/GPIO3_24	PDM	3.3V
4	AC14	AC14/SAI5_RX_DATA1/SAI1_TX_DATA3/SAI1_TX_SYNC/SAI5_TX_SYNC/PDM_BIT_STREAM1/GPIO3_22	PDM	3.3V
5	AB15	AB15/SAI5_RX_SYNC/SAI1_TX_DATA0/GPIO3_19	GPIO	3.3V
6	AC15	AC15/SAI5_RX_BCLK/SAI1_TX_DATA1/PDM_CLK/GPIO3_20	PDM	3.3V
7	AD15	AD15/SAI5_MCLK/SAI1_TX_BCLK/GPIO3_25	GPIO	3.3V
8	AD18	AD18/SAI5_RX_DATA0/SAI1_TX_DATA2/PDM_BIT_STREAM0/GPIO3_21	PDM	3.3V
9	AF8	AF8/SPDIF1_EXT_CLK/PWM1_OUT/GPIO5_5	PWM	3.3V
10	AG9	AG9/SPDIF1_IN/PWM2_OUT/GPIO5_4	GPIO	3.3V
11	AF9	AF9/SPDIF1_OUT/PWM3_OUT/GPIO5_3	GPIO	3.3V
12	-	GND	GND	GND
13	AF16	AF16/SAI1_RX_BCLK/SAI5_RX_BCLK/CORESIGHT_TRACE_CTL/GPIO4_1	GPIO	3.3V
14	AG16	AG16/SAI1_RX_SYNC/SAI5_RX_SYNC/CORESIGHT_TRACE_CLK/GPIO4_0	GPIO	3.3V
15	AG15	AG15/SAI1_RX_DATA0/SAI5_RX_DATA0/SAI1_TX_DATA1/PDM_BIT_STREAM0/CORESIGHT_TRACE0/GPIO4_2/BOOT_CFG0	BOOT_CFG /GPIO	3.3V
16	AF15	AF15/SAI1_RX_DATA1/SAI5_RX_DATA1/PDM_BIT_STREAM1/CORESIGHT_TRACE1/GPIO4_3/BOOT_CFG1	BOOT_CFG /GPIO	3.3V
17	AG17	AG17/SAI1_RX_DATA2/SAI5_RX_DATA2/PDM_BIT_STREAM2/CORESIGHT_TRACE2/GPIO4_4/BOOT_CFG2	BOOT_CFG /GPIO	3.3V
18	AF17	AF17/SAI1_RX_DATA3/SAI5_RX_DATA3/PDM_BIT_STREAM3/CORESIGHT_TRACE3/GPIO4_5/BOOT_CFG3	BOOT_CFG /GPIO	3.3V
19	AG18	AG18/SAI1_RX_DATA4/SAI6_TX_BCLK/SAI6_RX_BCLK/CORESIGHT_TRACE4/GPIO4_6/BOOT_CFG4	BOOT_CFG /GPIO	3.3V
20	AF18	AF18/SAI1_RX_DATA5/SAI6_TX_DATA0/SAI6_RX_DATA0/SAI1_RX_SYNC/CORESIGHT_TRACE5/GPIO4_7/BOOT_CFG5	BOOT_CFG /GPIO	3.3V
21	AG19	AG19/SAI1_RX_DATA6/SAI6_TX_SYNC/SAI6_RX_SYNC/CORESIGHT_TRACE6/GPIO4_8/BOOT_CFG6	BOOT_CFG /GPIO	3.3V
22	AF19	AF19/SAI1_RX_DATA7/SAI6_MCLK/SAI1_TX_SYNC/SAI1_TX_DATA4/CORESIGHT_TRACE7/GPIO4_9/BOOT_CFG7	BOOT_CFG /GPIO	3.3V
23	AB18	AB18/SAI1_MCLK/SAI5_MCLK/SAI1_TX_BCLK/PDM_CLK/GPIO4_20	GPIO	3.3V
24	AC18	AC18/SAI1_TX_BCLK/SAI5_TX_BCLK/CORESIGHT_EVENTI/GPIO4_11	GPIO	3.3V
25	AB19	AB19/SAI1_TX_SYNC/SAI5_TX_SYNC/CORESIGHT_EVENTO/GPIO4_10	GPIO	3.3V
26	AG20	AG20/SAI1_TX_DATA0/SAI5_TX_DATA0/CORESIGHT_TRACE8/GPIO4_12/BOOT_CFG8	BOOT_CFG /GPIO	3.3V
27	AF20	AF20/SAI1_TX_DATA1/SAI5_TX_DATA1/CORESIGHT_TRACE9/GPIO4_13/BOOT_CFG9	BOOT_CFG /GPIO	3.3V
28	AG21	AG21/SAI1_TX_DATA2/SAI5_TX_DATA2/CORESIGHT_TRACE10/GPIO4_14/BOOT_CFG10	BOOT_CFG /GPIO	3.3V
29	AF21	AF21/SAI1_TX_DATA3/SAI5_TX_DATA3/CORESIGHT_TRACE11/GPIO4_15/BOOT_CFG11	BOOT_CFG /GPIO	3.3V
30	AG22	AG22/SAI1_TX_DATA4/SAI6_RX_BCLK/SAI6_TX_BCLK/CORESIGHT_TRACE12/GPIO4_16/BOOT_CFG12	BOOT_CFG /GPIO	3.3V
31	AF22	AF22/SAI1_TX_DATA5/SAI6_RX_DATA0/SAI6_TX_DATA/0CORESIGHT_TRACE13/GPIO4_17/BOOT_CFG13	BOOT_CFG /GPIO