山东大学数字逻辑实验8节拍发生器（含原理图，管脚定义和结果实物图）

实验目的

（1）了解节拍发生器的工作原理和设计过程；

（2）学习采用层次化进行数字电路设计的方法；

（3）熟悉 EDA 工具软件的使用方法。

实验设备及器件

（1）操作系统为 WINDOWS XP 的计算机一台；

（2）数字逻辑与计算机组成原理实验系统一台；

（3）前述实验中生成的译码器和模 8 计数器元件符号。

实验内容及说明

本实验采用层次化的方法进行设计，在顶层电路中直接调用实验 7、实验 4 中完成的计数器元件 符号和译码器元件符号作为底层电路元件使用，图 3.14 是该节拍发生器的顶层电路原理图。

实验步骤

（1）原理图输入：根据图 3.14 电路，直接调用实验 3、实验 4 中完成的计数器元件符号和译码器 元件符号完成节拍发生器的顶层电路原理图设计。

（2）管脚定义：根据图 3.1 中的管脚连接示意图完成原理图中输入、输出的管脚定义。 将计数器的计数脉冲端CLK接入连续脉冲上。将计数器的复位端CLR接入k0上。将译码器的输出分别定义在LD7－0上。

（3）原理图编译、适配和下载：在 QuartusⅡ环境中选择 EP2C8Q208C8 器件，进行原理图的 编译和适配，无误后完成下载。

（4）功能测试：若连接无误，则 LD7－0 将依次循环点亮。用跨接线改变计数脉冲，节拍的显示 频率将被改变。

（5）生成元件符号。 

实验结果

当CLR为0，输出q0为1，符合预期

当CLR为1，则 LD7－0 将依次循环点亮，符合预期

波形图

如能打赏，不胜感激[叩谢]。