晶体表面结构相关知识以及两篇论文

校历第十六周计划（12.09-12.15）：晶体表面原子结构相关知识以及两篇论文

12.09

感觉到关于Si表面结构这一块的相关知识了解的还不是很清楚，故此次周报将Si表面结构相关的知识进行补充。

• 晶体表面结构（补充）

表面指大块晶体中的三维周期型结构与外界之间的过渡区，它包括所有不具有体内三维周期性的原子层，一般是一个到几个原子层，厚度约为0.5-2nm；表面结构就是表面上这一层原子的排列。

当晶体被切割之后，切面就理所应当地成为了表面，这个过程中究竟发生了什么？

首先假定该晶体无掺杂，是单晶，切割后的切面是清洁表面。则此时的表面是理想表面，切割的操作只是对晶体附加了一组边界条件。由于垂直方向上三维平移对称型被破坏，电子波函数在表面附近发生变化，造成电子电荷密度的弛豫。它在表面层中形成了一个新的自洽势，主要特征是出现一个新的表面偶电层。这个偶电层有助于形成表面势垒，从而阻止体内电子进入真空。另外，表面顶层的原子也会发生弛豫，且在平行于表面的方向上，其平移对称性也与体内有明显的不同，这种现象就是前面提到的表面重构。

---

注：弛豫是物理学用语，指的是在某一个渐变物理过程中，从某一个状态逐渐地恢复到平衡态的过程。高能物理中，在外加射频脉冲RF(B1)的作用下，原子核发生磁共振达到稳定的高能态后，从外加的射频一消失开始，到恢复至发生磁共振前的磁矩状态为止，这整个过程叫弛豫过程，也就是物理态恢复的过程。

为什么会出现台阶呢？

在切割晶体时如果偏离晶体解理面一个小角度，则在切得的表面上可能出现有规则地分布着台阶，形成所谓的台阶表面。如下图。关于台阶的具体结构和原理在之前的周报都有叙述，此处不再赘述。

台面是表面的完整部分；

台阶是台面之间的交界；

台阶的扭折是形成的缺陷；

增原子是台面上的单原子；

空位是台面或台阶上缺乏的单原子。

补充一点，之前提到的原子分层一直不太理解，直到见到了下面这张图。如图中第一层若被移去，则第六层成为表面原子。

关于岛的意思，如下图所示的Island。我大致进行了理解，比如采用MBE在Si基上外延生长其他材料，MBE设备将原子排布在Si基面，在生长的初期，硅基表面上随机的生长量子点，此量子点应该就是岛。随后再慢慢地生长成一层原子，在这个过程中，表面粗糙度先慢慢增大，当表面生长的原子层完成1/2时，粗糙度达到最大，随后再慢慢下降，直至下一层原子的生长开始。

 

12.10-12.11

• Growth and characterization of GaAs layers on polished Ge/Si byselective aspect ratio trapping

  11 March 2009

背景：

晶格常数和热膨胀系数的不匹配，使得硅上生长砷化镓较难实现。现有的方法生长的GaAs层具有较高的位错密度或者是包含非常厚的Ge缓冲层，这种方法生长产生的缺点主要由于是锗缓冲层的结晶质量差，因此提高锗的晶体质量非常关键。另外在非极性锗上生长砷化镓层会出现反相畴缺陷。

本文研究：

提出一种经过聚结和化学机械抛光的Ge层，以降低螺纹位错密度。

实验步骤：

第一步，在Si衬底表面生长2-3um的锗层，对锗层进项化学机械抛光，抛光厚度为1-1.5um，获得类似镜面的锗层。随后用双氧水和1:50稀释的HF连续浸洗抛光过的Ge/Si衬底（去离子水冲洗）。

第二步，MOCVD反应器设定恒定低压(70 Torr)，使用TEG和AsHg进行缓冲层生长。在缓冲层生长之前，晶圆片在温度为680°C环境H2高压下烘烤10min。最后在600℃温度下生长GaAs (10nm)/Al0.4Ga0.6As (15nm)超晶格缓冲层结构，同样在600℃温度下生长了1 um GaAs层，并进行了退火优化处理。

结果分析：

通过ART的衬底分别如下图(a)和(b)所示。显然，生长在（001）Ge衬底上的GaAs中出现了常见的高密度反相无序网络，而在图(b)中，在Ge/Si上生长的GaAs几乎没有APD缺陷。一种可能的解释是APD的减少与Ge缓冲池的晶体生长行为有关。在聚结Ge区域附近，磨光Ge表面可能存在周期性调制的错位面，这将导致生长过度的GaAs层中APD的形成受到抑制。事实上，进一步的研究表明，生长过度的GaAs层中APD的密度随着CMP深度的增加而降低。

在低温缓冲层上生长100 nm GaAs后。下图为生长样品的室温PL谱。两种PL光谱都显示在867 nm处有一个干净的带隙发射，表明在砷化镓层内没有形成基于锗的复合物。然而，生长在Ge/Si衬底上的GaAs层的PL强度大约是生长在001 Ge衬底上的GaAs层的5倍，这是由于GaAs/Ge/Si结构中的APD减少所致。

另外经过对比实验得知，在生长过程中引入原位热退火可以改善砷化镓层和锗层的结晶质量。从图4可以看出，GaAs半最大角处的全宽(FWHM)从248减小到145 arcsec, Ge层的FWHM也从198减小到137 arcsec.

1弧度秒（arcsec）=(360/2π)/60度=0.955°

12.12-12.13

• GaAs epilayers grown on patterned (001) silicon substrates via suspended Ge layers

  Nov 2019

背景

Si上直接外延生长GaAs，遇到的阻碍：Si衬底和外延层之间的晶格失配（GaAs / Si，差约为4.2％）引起的螺纹位错；热膨胀系数之间的差异（对于GaAs / Si，约为123％），导致晶圆弯曲并在外延层中形成裂纹；IV族材料（Si和Ge）是非极性晶体。当III-V族化合物半导体（极性晶体）在Si（或Ge）（001）衬底上生长时，可能会形成反相畴。

现有解决方案：通常插入Ge缓冲层以解决晶格失配问题；在深度图案化的Si衬底上使用3D生长模式进行III–V族微晶生长（已生长几微米厚的GaAs层），无裂纹，无位错；使用切边基板并通过退火工艺使衬底出现双原子台阶。

上述方法不足：不能克服厚外延层的晶片弯曲和破裂

本文研究

一种直接在（001）Si衬底上生长高光学质量，无TD，裂纹和反相畴的大面积外延GaAs层的新颖方法。利用均匀悬浮的Ge层，该层可以通过热退火循环合并在深度图案化的Si衬底上实现。该Ge层与GaAs晶格紧密匹配，无TD，热应力降低，无裂纹。该衬底的表面曲率的特征性连续调制提供了在退火期间促进阶梯成束成双原子阶梯配置所必需的阶梯密度，已知该阶梯密度可抑制GaAs外延层中反相畴的形成。还提出了一种三温生长程序，以促进GaAs外延层中缺陷和反相畴的减少。

实验方法

Ge 3D微晶的生长是在低能等离子体增强化学气相沉积（LEPECVD）工具中进行的。在深图案化的（001）Si衬底上生长8μm厚的Ge层。基板由2μm×2μm的方形立柱构图，间距为1μm。柱子之间的沟槽深度为8μm。

在生长了8μm的Ge之后，表面由细长的微晶制成，该微晶由间隙隔开，宽度为几十纳米，完美地平铺了基板，如图1a所示。图1b显示了生长之后的原位热退火循环后的Ge表面，该循环包括6个循环，每个循环2分钟（600°C到800°C）。

在热退火工艺之后，将晶片移至分子束外延（MBE）设备中，在该设备中进行III-As生长。样品在680°C的温度下经历退火步骤，其目的是清洁表面并增强Ge中双原子台阶的形成。在生长前于580°C沉积As预层。

然后使用三种不同的策略来启动GaAs外延层的生长（见图2），报告了三个样品A，B和C的方案。生长的样品的表面形貌通过原子力显微镜（AFM）测量在攻丝模式下工作，并使用横向分辨率为20 nm的硅尖端。传统的扫描电子显微镜（SEM）用于获取生长结构的图像。

图案化：一是利用仪器操纵原子在材料表面形成图案，这种方法可以根据人的意愿构建图案。二是用化学方法，利用一些相分离、超分子原理等基本原理来形成图案化，人为控制起来比较困难。

结果分析

下图是GaAs生长后Ge悬浮层的形态，Ge层在支柱之间存在空隙。生长在Ge悬浮层上的GaAs结构是坚实，均匀且连续的层，没有空隙或孔洞。Ge和GaAs层中没有裂纹，这证实了退火和GaAs在结构上生长引起的热应力是通过Si柱的变形释放的。悬浮的Ge层的AFM显示出丘陵表面，其中每个丘陵的顶部标记了退火步骤之前每个单个Ge微晶的位置（见图1b）。根据GaAs外延层的AFM形貌测量结果（图4），可以确定GaAs外延层中AP边界的存在，因为它们在表面上以扭结的形式出现。这种现象源于由电荷效应和应变积累引起的AP边界的不稳定性，这与存在III–III或V–V键有关。样品A（参见图4a）显示了由平均横向尺寸为3μm的AP域细分的表面。表面显示出相对较高的粗糙度，均方根（RMS）值为15.3 nm。在相邻畴之间的生长各向异性中观察到的90°旋转是AP畴之间晶体旋转的结果。 AP域位于山丘位置，边界位于Ge表面的负曲率区域，即山丘之间的山谷。整个AP域通常完全覆盖一个山丘，有时仅延伸到两个或多个山丘。然而，这些扩展的AP域的出现可以基于纯随机现象来解释，这导致两个具有相同方向的AP域位于相邻的山丘上。为了增加AP域，降低AP边界的密度，我们为样品B采用了两种温度策略。该过程开始于以高迁移率生长模式执行的低温成核步骤（在我们的情况下为MEE步骤），然后在标准生长温度下生长外延层。 Si上III–V增长的初始步骤以Volmer-Weber模式进行，因此在增长过程中会出现分离岛的特征。

高迁移率的低温步骤可实现高密度岛的形核，从而有利于AP畴在距界面几纳米的范围内消失，并产生较低密度的无序缺陷，如堆垛层错和孪晶。样品B表面粗糙度减小（RMS ＝ 8.1nm）。区域尺寸大于样品A中的尺寸，平均尺寸达到5μm。尽管如此，在样品B中观察到的AP边界密度仍然远非Si上光电集成的最佳密度。MOVPE的生长温度高于MBE。在低温步骤​​之后通常的MBE的简单模拟程序可能会达不到 AP边界分解的温度。因此，在样品C中引入了三温度程序。在MEE步骤中对岛形核之后，执行了高温生长步骤，其中在620°C的温度下生长60 nm的GaAs以促进AP边界解离。如预期的那样，样品C（图4c）呈现单个AP域，覆盖图片中所示的所有5μm×5μm区域。表面粗糙度很小（RMS = 2.2 nm）。平均而言，样品C中AP域的横向尺寸为8μm。尽管如此，在表面上仍存在大面积的畴，并且有可能找到横向尺寸达到30μm的畴。 

孪晶是指两个晶体（或一个晶体的两部分）沿一个公共晶面（即特定取向关系）构成镜面对称的位向关系，这两个晶体就称为"孪晶"，此公共晶面就称孪晶面