振荡器的PCB 布线规则

SiTime振荡器的PCB布板规则

1. 介绍

正确去耦，旁路和电源去噪是确保振荡器性能 的关键，在PCB上的高速器件旁边放一个电容是一个通用的方法，这个电容的作用是：

• 提供周边器件一个瞬态电流
• 减小噪声在系统中的传递
• 电源噪声分流到地

对于单端和差分时的去耦，旁路和电源去噪做以下说明

1. 去耦

对于振荡器这类高速电平间切换的器件对电源的要求是严格的，比如这种1ns的时钟上升时间要求电源能够及时提供相应的电流，但供电器件不总是能够满足这样的，就会造成电源电平的下降，为了确保能够提供足够的电流给相关的器件，作为一个本地能源，放置一个去耦电容解决这个问题。这个电容可以瞬时提供高速信号上升沿带来的电流需求，保证电源电压的稳定。

对于单端或是差分振荡器来说，放置一个0.1uF的陶瓷电容在VDD管脚和GND之间作去耦用。放置方式如下图：

所有的这些布线要用阻焊层覆盖。对于SiTime的4个管脚的器件，PIN1一般用作输出使能，待机，压控或是自动校准。布线要远离这个脚1mm，并与PIN1成直角。

对于SOT23的封装，我们可以用以下的电容许多放置方式：

 

 

 

布板的例子：

1. 旁路：

现在的处理器的处理速度和数据速率很高，系统 就会产生相当大的噪声。旁边的时钟振荡器产生的方波信号，不仅含有怕需要的基波分量，同时也含有高次谐波分量，为了限制这些高次谐波噪声，用旁路电容。

在大多数应用中，0.1uF的解耦电容可以提供这个功能，无须另外的电容。

对于高于150MHz的差分振荡器，可以再放一个1nF 或是10nF的电容在电源边上作旁路

4， 电源噪声抑制

SiTime的振荡器内部有电源校准电路来消除电源的噪声，一般除了VDD与GND之间的0.1uF的电容外，无须再用其它器件。 对于高于6Gbps高速应用,例如： 8.5G bps的光纤通道应用或是10G以太网的应用，可用一个RC滤波电路：

R的选择要注意，由于它造成的压降要小于5%， 可用以下的参考：

差分振荡器需要的电流更高，可用LC滤波：

电感的阻抗很小，造成的压降小于 50mV, LC滤波也可以减小来自于电源网络的振荡器的潜在切换噪声，电阻 LC电路谐振频率的峰值。推荐参数如下：

1. 电源供电管理

不推荐间接电源或是上升斜率很慢的电源芯片，这可以会造成振荡器不能正常工作。

1. 板上布线

参考以下指导：

1. 在VDD与GND间使用去耦电容减小噪声，以免对时钟信号造成影响，电容放置在VDD边上，尽可能靠近，1-2mm.
2. 尽可能靠近使用这个时钟的芯片，靠近负载芯片。
3. 限制时钟信号布线长度。
4. 布线不要布在板边缘上。
5. 振荡器的下边可以放置地层，不要放其它信号或电源。
6. 时钟信号线不要使用过孔，过孔会改变传输线的阻抗引起反射。
7. 尽量使用直线布线，无法使用直线时，用两个45度的倒角或圆弧布线不要使用直角。
8. 不在电源层或是地层布时钟线。
9. 差分时钟信号线保持等长
   1. 1508CSP封装和2012QFN封装的布局
       

• 不要把PAD直接连接到覆铜区域或其它的较宽的PCB布线上，可能会引起由于装配过程中的热传导不一致导致焊接不良。
• 用一个长1-3mm，宽约0.15mm的线选连接到每一个PAD， 然后再连接到其它宽的布线或是覆铜区。
• 高速率，大电流布线要远离振荡器，远离时钟输出脚和PIN1控制脚1mm以上。使用45度倒角避免信号间偶合。