PCI-E 插卡时钟规范中的VCROSS的定义

最新推荐文章于 2023-10-07 14:29:00 发布
最新推荐文章于 2023-10-07 14:29:00 发布
阅读量2.5k 收藏 4
点赞数
文章标签： PCI-e时钟
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/XiaoJiesan/article/details/89636171
版权

对于CI-E中的对于参考时钟的要求，当使用COMON MODE时，各卡使用同一个时钟，对子卡接口时钟一样是满足PCI-e规范的要求，HCSL电平要求，在ECM规范中 有提到VCROSS，有人把他理解成对时钟信号VOH,VOL的要求，但实际上这个点REF+/-交叉点的电平要求。

 

PCI Express® Card Electromechanical Specification Revision 3.0

 

XiaoJiesan
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
PCIe CEM r3.0
01-08
PCI Express CEM Specification r3.0; PCe3.0 CEM;PCe CEM文档
接口电平规范学习1：HCSL/LPHCSL逻辑电平
最新发布
weixin_44826626的博客
04-29 427
HCSL：高速电流控制逻辑（High-speed Current Steering Logic），用于PCIe2.0电气规范中定义对RefClk时钟所定义的标准；PCIe时钟采用HCSL这个电平标准使RC（CPU）侧与EP（子卡）侧时钟，在不同生产厂家之间能够保持电平兼容。
常用电平标准
mxh3600的博客
02-22 3194
常用电平标准
PCIe板卡结构尺寸
热门推荐
Kevin.Cai
07-22 3万+
第一部分，板卡尺寸&对应挡板 第二部分，定位信息 第三部分，金手指参数 参考资料： PCI Express 1x, 4x, 8x, 16x bus pinout PCI Express Card Electromechanical Specification Revision 3.0 pcie-xxx-02-x-d-th-footprint， Samtec ...
PCIe基础知识一
Grady
07-04 9893
一、概述 1）PCIe(Peripheral Component Interconnect Express)是继ISA和PCI总线之后的第三代I/O总线。一般翻译为周边设备高速连接标准。 2）PCIe协议是一种端对端的互连协议，提供了高速传输带宽的解决方案。目前PCIe已经发展到第四代PCIe4.0, 每一代的发展，最明显的特征就是速率翻倍。 3）是Intel公司1991年推出的。批准组织：PCI SIG (PCI兴趣小组)。 4）一个x16插槽可以运行x1、x2、x4、x8、x16的卡。 二、PCIe 分
PCI_Express_CEM_r3.0.zip_PCI CEM 3.0_PCI cem_PCI express_PCI_Exp
07-15
PCI Express card electromechanical specification
PCI Express® Card Electromechanical Specification Revision 3.0
03-10
PCI Express® Card Electromechanical Specification Revision 3.0_has no ChangeBar
PCI Express Card Electromechanical Specification Revision 3.0
10-31
PCI Express Card Electromechanical Specification Revision 3.0； PCIE CEM 3.0标准； PCI Express Add-In Card、Mother Board标准规范。
PCI Express Card Revision 3.0.pdf
09-08
PCIE接口标准，PCI Express Card Electromechanical Specification Revision 3.0
PCI EXPRESS CARD ELECTROMECHANICAL SPECIFICATION,REV. 3.0.pdf
10-14
PCIE 引脚定义，PCI EXPRESS CARD ELECTROMECHANICAL SPECIFICATION,REV. 3.0.pdf
PCIE时钟DC/AC特性测试方法
yikexiaocao_abc的博客
10-22 3791
1、Rising Edge Rate & Falling Edge Rate 0.6V/ns ≤ t ≤ 4V/ns 。 1）测试对象：差分波形（REFCLK+减REFCLK-）。 2）测试方法：VIL = -150mV，VIH = +150mV，以差分波形交叉0点位置为中心的300mV窗口。介于测量区间-150mV ~ +150mV内的波形必须单调。 2、VIH & VIL Differential Input High Voltage：VIH ≥ +150mV 。 Differenti
常见差分逻辑电平
filthyfrank的博客
12-29 4531
常见差分逻辑电平
PCIE3.0基础说明（PCI Express Base Specification Revision 3.0 by PCI-SIG）笔记——第二章：事务层说明（1）
weekman93的专栏
06-17 4384
文章目录2.事务层说明2.1. 事务层概述2.1.1. 地址空间、事务类型和用法2.1.1.1.内存事务2.1.1.2. I/O事务2.1.1.3.配置事务2.1.1.4.消息事务2.1.2.数据包格式概述2.2.事务层协议：数据包定义2.2.1.常见的数据包头部域2.2.2. 带数据负载的TLP：规则2.2.3 TLP摘要规则2.2.4 路由和寻址规则2.2.4 路由和寻址规则 2.事务层说明 2.1. 事务层概述 下图为事务层在PCIE整体结构中的示意图 从一个较高的层级来看，事务层所涉及的关键内容
PCIe CLK时钟测量
巴菲特豆的博客
10-07 998
2）测试方法：以REFCLK+和REFCLK-的中心交叉点为中心的±75mV的窗口内。示波器统计测量一段时间内的VMAX & VMIN。2）测试方法：大量周期波形叠加，每个周期的REFCLK+上升沿与REFCLK-下降沿瞬时电压值相等的交叉点叠加后得出的统计区域。1）测试对象：单端波形REFCLK+的上升沿、REFCLK-的下降沿。1）测试对象：差分波形（REFCLK+减REFCLK-）。1）测试对象：差分波形（REFCLK+减REFCLK-）。1）测试对象：差分波形（REFCLK+减REFCLK-）。
PCIe 相关知识点
Pual_Georg的博客
10-12 2513
DMA
【一】PCIe基础知识
他山之石 可以攻玉
07-08 2万+
Linux PCIe基础知识
PCIe 参考时钟架构 (Refclk Architecture)SRNS和SRIS
cy413026的博客
07-18 6916
注意：Common Clock 及 Data Clock 时，考虑到长距离时钟线上的耦合噪声，标准中给定的 Limit 是要比仿真结果小的，比如系统仿真 Gen5 的 Clock Jitter Limit 是0.25 ps RMS，标准中给定的是 0.15 ps RMS。但采用 Seoparate Clock 架构的 PCIe 系统，其收发端各自有一个独立的时钟源，消除了时钟线的耦合噪声，其 Jitter Limit 仍采用仿真结果。PCIe 时钟架构是指 PCIe 系统中收发端设备给定参考时钟的方案。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值