MSI：medium-scale integration
目录：
加法器
半加器：不考虑前面前一位是否有进位
输入：
输出：
本位和：
，模拟加法
本位仅为
，同为1即进位
全加器
输入：
输出：
本位和：
，模拟加法
本位进位：
，三个输入有任意两个为1即进位
全加器实现四位二进制加法
超前进位加法器（4位超前进位加法器74LS283）
原理：
，输入一个1且进位为1的情况+ 输入为两个1的情况，可以往下推，最终化为AB、C的逻辑表达式
输入：
、
输出：
、
超前进位加法器实现四位数乘法
设计电路：
电路实现：
数值比较器
一位数值比较器
输入：
输出：
多位数值比较器（74LS85）
输入：8个数，3个级联输入（低位的比较结果）
输出：先前四个比较结果，前四个相等看级联输入
多位数值比较器扩展
串联扩展方式：
并联扩展方式（16位二进制比较）：
原理：我们比较每个四位数，小于等于对方的四位用0总结，大于对方的四位用1总结，这样一来，这两个十六位数就可以被总结成两个的四位二进制数。我们就可以根据谁的总结比较大，输出我们的判断结果。
二进制译码器
被称为最小项发生器
双2-4线二进制译码器（74LS139）
输入：
（使能端，0时电路运行，1 时电路输出全为1，连在4个三输入与非门Y上，相当于开关机键）
输出：
低电平有效：工作时，只有一个端口为 0（高电平有效就是只有一个端口为 1 了）
3-8线译码器
输入：使能端
（1,0,0 时输出 1， 为工作状态) 输入二进制
输出：
~
，四输入与非门，低电平有效
使能端的作用
- 避免输入变化不同步而在输出端产生瞬时脉冲
- 逻辑功能扩展（下讲）
1、用3-8线译码器构成4-16译码器
2、用3-8线译码器实现全减器
3、用3-8线译码器实现8路分配器
二-十进制译码器
数字显示译码器（七段数码显示译码器74LS48）
编码器
基本模型
输入：
（低电平有效，没输入时这些全部为 1 ，若要输入
，则让它的值变为低电平）
输出：
( 数值为 1 表示有输入，数值为0表示没输入 )
编码形式：不是普通的二进制形式
缺点：当有多个输入时会混乱
优先编码器74LS47
输入：
输出：
，取反后输出
8-3线优先编码器74LS148
输入：8个 + 使能端（低电平有效）
输出：3个（低电平有效）+ 2个状态输出
扩展16-4线优先编码器
原理：真不会
使能端：高 8 位输入0让使能端有效芯片正常工作，
的值是由高 8 位输入决定的，0无输入，1有输入；把
输出：
: 高8位有输入时这个输出需要为 1 。
由输入状态决定，0表示芯片工作且有输入，
把
: 不懂，我觉得应该用或门
地址选择器
前面涉及
3-8线译码器可将其中一个使能端
（原变量
输入低电平有效）改成
，变成地址分配器
双四多选一多路选择器74LS153
八选一多路选择器74LS151
扩展为十六选一多路选择器
老师的课件：
利用多路选择器实现组合逻辑函数
1、三输入：3-8线
2、四输入：2-4线
双四选一多路选择器实现多输出
多路分配器
前面有涉及
数据分配器
多通道数据分时传送
MSI数字集成电路芯片特点
- 通用性。一个功能部件，通过适当的外部连线可以实现多种逻辑功能。
- 扩展性。若干个功能部件通过适当连接，可以扩展成位数更多的复杂部件。
- 兼容性。便于不同品种及功能的电路混合使用。
- 体积小、功耗低、可靠性高。
图片来源：厦门大学计算机科学与技术系 程明
本笔记仅供个人学习与他人参考使用
608
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
