半导体存储器原理实验

最新推荐文章于 2024-03-02 11:19:44 发布
最新推荐文章于 2024-03-02 11:19:44 发布
阅读量5.7k 收藏 16
点赞数 4
分类专栏： 计算机组成原理
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/YJD19970908/article/details/80835058
版权

南通大学计算机科学与技术学院

计算机组成原理****实验报告

实 验 名 称 半导体存储器原理实验

班 级

学 号

姓 名 jontyy

指 导 教 师

日 期

目录

**一、**实验目的

**二、**实验用软件、器件等

**三、**实验内容

**四、**电路原理图

**五、**实验过程及数据记录

**六、**实验数据分析与小结

**七、**实验心得体会

一、实验目的

1、熟悉静态随机存储器RAM和只读存储器ROM的工作特性和使用方法；

2、熟悉半导体存储器存储和读出数据的过程；

3、了解使用半导体存储器电路时的定时要求。

二、实验用软件、器件等

1、软件：QUARTUS 2.0、WPS文字、Visio 2013

2、器件：lpm_rom（lpm_rom0）、lpm_ram_dq（lpm_ram_dq0）、lpm_ram_io（lpm_ram_io1）、7408、NOT、AND2、74273b、74374b、74244b、input、output、BIDIR

三、实验内容

1、利用Quartus Ⅱ器件库提供的参数化存储单元lpm_rom设计一个由128╳8位的ROM（地址空间：00H~7FH）构成的只读存储器系统。

（1）设计实验电路图，在QuartusⅡ的编辑环境下，进行原理图的输入和编辑工作，要求编译通过，无错误。

（2）利用.mif文件，对ROM的存储单元00H~05H进行初始化。

（3）给定ROM存储区的地址：00H~05H，读ROM存储单元。要求通过分析仿真波形，检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

2、利用Quartus Ⅱ器件库提供的参数化存储单元lpm_ram_dq，设计一个由128╳8位的RAM（地址空间：80H~FFH）构成的随机存储器系统。

（1）设计实验电路图，在QuartusⅡ的编辑环境下，进行原理图的输入和编辑工作，要求编译通过，无错误。

（2）给RAM的存储单元80H~85H写入数据。要求通过分析仿真波形，检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

（3）给定RAM存储区的地址：80H~85H，读RAM存储单元。要求通过分析仿真波形，检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

3、利用Quartus Ⅱ器件库提供的参数化存储单元lpm_ram_io，设计一个由128╳8位的RAM（地址空间：80H~FFH）构成的随机存储器系统。

（1）设计实验电路图，在QuartusⅡ的编辑环境下，进行原理图的输入和编辑工作，要求编译通过，无错误。

（2）给RAM的存储单元80H~85H写入数据。要求通过分析仿真波形，检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

（3）给定RAM存储区的地址：80H~85H，读RAM存储单元。要求通过分析仿真波形，检查数据的正确性。记录仿真波形，仿真结果的分析方法、分析过程和分析结果。

4、利用Quartus Ⅱ器件库提供的参数化存储单元lpm_rom、lpm_ram_dq或lpm_ram_io设计一个由128╳8位的ROM（地址空间：00H7FH）和一个由128╳8位的RAM（地址空间：80HFFH）构成的存储器系统。

（1）设计实验电路图，在QuartusⅡ的编辑环境下，进行原理图的输入和编辑工作，要求编译通过，无错误。

（2）利用.mif文件，对ROM的存储单元00H~05H进行初始化。

（3）从05H单元读出一个8位数据存入88H单元。

（4）将90H存入06H单元，将11H存入90H单元，请置相关控制信号（注意时序关系）实现下列功能：

​ 给定06H，读出数据11H（即，实现间接寻址功能）。

（5）思考题：若给定起始地址后，要能实现自动从连续存储区读出数据，则实验电路应作怎样的改进，如何验证这一功能？

四、电路原理图

实验电路原理图如下图所示，图（1）是只读存储器系统电路原理图，图（2）是lpm_ram_dq随机存储器系统电路原理图，图（3）是lpm_ram_io随机存储器系统电路原理图，图（4）是存储器系统电路原理图。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-LIBWNkM4-1576743826794)(cid:clip_image002.jpg)]

图（1）只读存储器系统电路原理图

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-i3dVFQ3Z-1576743826795)(cid:clip_image004.jpg)]

图（2）lpm_ram_dq随机存储器系统电路原理图

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-cVPY3R2x-1576743826796)(cid:clip_image006.jpg)]

图（3）lpm_ram_io随机存储器系统电路原理图

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Qt9bddo6-1576743826799)(cid:clip_image008.jpg)]图（4）存储器系统电路原理图

**五、**实验过程及数据记录

1、利用lpm_rom设计一个由128╳8位的ROM（地址空间：00H~7FH）构成的只读存储器系统。

（1）参考图（1），在QUARTUS II里输入原理图，设计只读存储器系统。

只读存储器系统电路图：

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-GWojMQcj-1576743826800)(cid:clip_image010.jpg)]

图1-1

（2）利用.mif文件，对ROM的存储单元00H~05H进行初始化。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-E1UaaAA9-1576743826805)(cid:clip_image012.jpg)]

图1-2

（3）给定ROM存储区的地址：00H~05H，读ROM存储单元。要求通过分析仿真波形，检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-VF2rGkdV-1576743826807)(cid:clip_image014.jpg)]

图1-3

2、利用lpm_ram_dq，设计一个由128╳8位的RAM（地址空间：80H~FFH）构成的随机存储器系统。

（1）参考图（2），在QuartusⅡ中输入原理图，设计随机存储器系统。

随机存储器系统电路图：

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-7RXydPcE-1576743826808)(cid:clip_image016.jpg)]

图2-1

（2）给RAM的存储单元80H~85H写入数据。要求通过分析仿真波形，检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-kIOK9QQw-1576743826808)(cid:clip_image018.jpg)]

图2-2

（3）给定RAM存储区的地址：80H~85H，读RAM存储单元。要求通过分析仿真波形，检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-xydhzhU2-1576743826809)(cid:clip_image020.jpg)]

图2-3

3.利用Quartus Ⅱ器件库提供的参数化存储单元lpm_ram_io，设计一个由128╳8位的RAM（地址空间：80H~FFH）构成的随机存储器系统。

（1）参考图（3），在QuartusⅡ中输入原理图，设计随机存储器系统。

随机存储器系统：

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-BnjQa39l-1576743826809)(cid:clip_image022.jpg)]

图3-1

（2）给RAM的存储单元80H~85H写入数据。要求通过分析仿真波形，检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-bgCaa1r2-1576743826810)(cid:clip_image024.jpg)]

图3-2

（3）给定RAM存储区的地址：80H~85H，读RAM存储单元。要求通过分析仿真波形，检查数据的正确性。记录仿真波形，仿真结果的分析方法、分析过程和分析结果。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-X2f8lSKc-1576743826810)(cid:clip_image026.jpg)]

图3-3

4.利用Quartus Ⅱ器件库提供的参数化存储单元lpm_rom、lpm_ram_dq或lpm_ram_io设计一个由128╳8位的ROM（地址空间：00H7FH）和一个由128╳8位的RAM（地址空间：80HFFH）构成的存储器系统。

（1）参考图（4），在QuartusⅡ中输入原理图，设计存储器系统。

存储器系统：

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-w0i0Cubn-1576743826810)(cid:clip_image028.jpg)]

图4-1

（2）利用.mif文件，对ROM的存储单元00H~05H进行初始化。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-FiVWYwOu-1576743826810)(cid:clip_image029.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-6MhAhPWd-1576743826811)(cid:clip_image030.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-fBMBLXn7-1576743826811)(cid:clip_image032.jpg)]

图4-2

（3）从05H单元读出一个8位数据存入88H单元。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-RmICcFnu-1576743826811)(cid:clip_image034.jpg)]

图4-3

（4）将90H存入06H单元，将11H存入90H单元，请置相关控制信号（注意时序关系）实现下列功能：

​ 给定06H，读出数据11H（即，实现间接寻址功能）。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-18gqf1pa-1576743826819)(cid:clip_image035.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-ddU1fozL-1576743826819)(cid:clip_image036.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-HxSddC2V-1576743826820)(cid:clip_image038.jpg)]

图4-4

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-1g0t530A-1576743826820)(cid:clip_image040.jpg)]

图4-5

（5）思考题：若给定起始地址后，要能实现自动从连续存储区读出数据，则实验电路应作怎样的改进，如何验证这一功能？

**六、**实验数据分析与小结

1、lpm_rom_dq只读存储系统

给定ROM存储区的地址：00H~05H，读ROM存储单元。

address[6…0]inclockoutclockq[7…0]
00H↑(inclock结束后)↑0CH
01H↑(inclock结束后)↑16H
02H↑(inclock结束后)↑20H
03H↑(inclock结束后)↑2AH
04H↑(inclock结束后)↑38H
05H↑(inclock结束后)↑30H

先给出需要访问的存储单元地址，然后给inclock一个上升沿，调动ROM.mif对应地址中的数据进行输入，然后给outclock一个上升沿，在输出端输出数据。

2、lpm_ram_dq随机存储器系统

（1）给RAM的存储单元80H~85H写入数据。

address[6…0]data[7…0]inwe
80H11H↑1
81H12H↑1
82H13H↑1
83H14H↑1
84H15H↑1
85H16H↑1

we保持高电平，进行写操作；给出存储单元地址，并对应给出需要存储在该地址的数据，然后给in一个上升沿，存入数据。过程中out保持低电平，无输出。

（2）给定RAM存储区的地址：80H~85H，读RAM存储单元。

address[6…0]weinoutq[7…0]
80H0↑(in结束后)↑11H
81H0↑(in结束后)↑12H
82H0↑(in结束后)↑13H
83H0↑(in结束后)↑14H
84H0↑(in结束后)↑15H
85H0↑(in结束后)↑16H

we保持低电平，进行读操作；给出需要读数据的存储单元地址，无数据输入，首先给in一个上升沿，从RAM.mif存储单元中输入对应数据，然后给out一个上升沿，数据从输出端q[7…0]输出。

3、lpm_ram_io随机存储器系统

（1）给RAM的存储单元80H~85H写入数据。

address[7…0]weoutenabindio[7…0]dio~r[7…0]
80H10↑11H11H
81H10↑12H12H
82H10↑13H13H
83H10↑14H14H
84H10↑15H15H
85H10↑16H16H

we保持高电平，outenab保持低电平，进行写操作；首先在address中给出需要写入数据的存储单元地址，并在dio中对应给出要写入的数据，然后给in一个上升沿，写入数据，out保持低电平。

（2）给定RAM存储区的地址：80H~85H，读RAM存储单元。

address[7…0]weoutenabinoutdio~r[7…0]
80H01↑(in结束后)↑11H
81H01↑(in结束后)↑12H
82H01↑(in结束后)↑13H
83H01↑(in结束后)↑14H
84H01↑(in结束后)↑15H
85H01↑(in结束后)↑16H

we保持低电平，outenab保持高电平，进行读操作；首先在address中给出需要写入数据的存储单元地址，然后给in一个上升沿，从RAMio.mif存储单元中输入对应数据，之后给out一个上升沿，数据从输出端dio~r输出。

4、存储器系统

（1）从05H单元读出一个8位数据存入88H单元。运行期间nR0_BUS保持高电平，LDR0保持低电平。

第一周期：输入05H单元的地址

IN[7…0]nSW_BUSLDARcs_rom1rom_outromgnDBUSABUS
05H0↑00105H00H→05H

第二周期：读05H单元数据

IN[7…0]nSW_BUSLDARcs_rom1rom_outromgnDBUSABUS
00H10↑↑000H→06H05H

第三周期：输入88H单元的地址

IN[7…0]nSW_BUSLDARcs_rom1rom_outromgnDBUSABUS
88H0↑00188H05H→88H

之后：存入并读出88H数据

IN[7…0]nSW_BUSLDARromgnWEcs_ram1ram_outramgnDBUSABUS
00H1001↑0106H88H
00H10100↑006H88H

第一个周期输入05H单元的地址：保持nsw-bus低电平，给LDRD一个上升沿，将地址存入地址寄存器；第二个周期读05H单元数据：保持nsw-bus高电平，ROM的输出缓冲器输出时序信号romgn保持低电平，给ROM的输入时序信号一个上升沿，地址05H进入ROM，然后给输出时序信号一个上升沿，05H单元的数据输出为06H；第三个周期输入88H单元的地址：保持nsw-bus低电平，给LDRD一个上升沿，将地址存入地址寄存器；之后，给romgn一个下降沿，RAM的控制信号WE一个上升沿，数据06H进入RAM的数据端，给RAM的输入时序信号一个上升沿，数据存入88H单元；最后RAM的输出缓冲器输出时序信号ramgn保持低电平,给RAM的输出时序信号一个上升沿，数据输出为06H。

（2）给定06H，读出数据11H（即，实现间接寻址功能）。

第一、二、三个周期将11H存入90H单元，并输出

IN[7…0]nSW_BUSLDARromgnWEcs_ram1ram_outramgnDBUSABUS
90H0↑1000190H90H
11H0011↑0011H90H
00H10100↑011H90H

第四个周期输入06H单元的地址

IN[7…0]nSW_BUSLDARcs_rom1rom_outromgnDBUSABUS
05H0↑00106H06H

之后，将06H的数据作为地址输入ROM读出其中的数据

IN[7…0]nSW_BUSLDARromgncs_rom1rom_outcs_ram1ram_outramgnDBUSABUS
00H100↑↑00190H06H
00H1↑00000190H90H
00H10100↑01zzH90H
00H101000↑011H90H

第一个周期输入90H单元的地址：保持nsw-bus低电平，给LDRD一个上升沿，将地址存入地址寄存器；第二个周期输入11H数据：保持nsw-bus高电平，保持RAM的控制信号WE高电平，进行写操作，然后给RAM的输入时序信号一个上升沿，数据11H存入90H单元；第三个周期RAM的输出缓冲器输出时序信号ramgn保持低电平,给RAM的输出时序信号一个上升沿，数据输出为11H；第四个周期输入06H单元的地址，保持nsw-bus低电平，给LDRD一个上升沿，将地址存入地址寄存器；之后，给romgn一个下降沿，RAM的控制信号WE保持低电平，进行读操作，然后给ROM的输入时序信号一个上升沿，再给其输出时序信号一个上升沿ROM数据90H进入DBUS，之后给LDRD一个上升沿，90H进入地址缓冲器，然后给RAM输入时序信号一个上升沿，保持RAM输出缓冲器时序信号ramgn保持低电平，给RAM的输出时序信号一个上升沿，数据输出为11H。

七、实验心得体会

通过本次实验，熟悉了静态随机存储器RAM和只读存储器ROM的工作特性和使用方法，熟悉了半导体存储器存储和读出数据的过程，了解使用半导体存储器电路时的定时要求，同时，对其原理组成也有了一定的认识。

在实验中也遇到了一些问题，在做最后一个存储器系统实验中，输出存在一定的问题，最后经过老师的指导，发现了仿真过程中，周期设定的问题，之后也发现原理图出现一些错误，得到了很好的解决。在此过程中，经过老师的讲解，熟悉了各个器件的作用以及运行流程，对半导体存储器的时序关系有了更透彻的了解。

附录

1、lpm_rom0创建过程

第一步：存储器初始化

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-H0veF1AP-1576743826821)(cid:clip_image042.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-0iF3W4WY-1576743826821)(cid:clip_image044.jpg)]

第二步：保存为.mif文件

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-IZp3kuSA-1576743826822)(cid:clip_image046.jpg)]

第三步：存储器设置

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-xan7cUlT-1576743826823)(cid:clip_image048.jpg)]

图（a）开始设置

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-0FtmJR93-1576743826823)(cid:clip_image050.jpg)]

图（b）存储位置及名称

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-77L6n5Vt-1576743826823)(cid:clip_image052.jpg)]

图（c）数据位数大小

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-dp2TYY3v-1576743826823)(cid:clip_image054.jpg)]

图（d）

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-BtteBOqU-1576743826824)(cid:clip_image056.jpg)]

图（e）与存储器关联

2**、lpm_ram_dq0****创建过程**

第一步：存储器初始化

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-FP7amQdC-1576743826824)(cid:clip_image042.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-U3mL6WYC-1576743826824)(cid:clip_image058.jpg)]

第二步：保存为.mif文件

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-sw4lbpaE-1576743826825)(cid:clip_image060.jpg)]

第三步：存储器设置

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-XEbAfn1m-1576743826825)(cid:clip_image062.jpg)]

图（a）开始设置

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-4NiRL5qJ-1576743826826)(cid:clip_image064.jpg)]

图（b）存储位置及名称

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-i5H3j3iY-1576743826826)(cid:clip_image066.jpg)]

图（c）数据位数大小

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-T38EuNau-1576743826826)(cid:clip_image068.jpg)]

图（d）

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-bGbowjOy-1576743826826)(cid:clip_image070.jpg)]

图（e）与存储器关联

3**、Lpm_ram_io1****创建过程**

第一步：存储器初始化

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-1iUQgi0O-1576743826827)(cid:clip_image072.jpg)]

第二步：保存为.mif文件

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-8rHoOTJG-1576743826827)(cid:clip_image074.jpg)]

第三步：存储器设置

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-CgeHjVyg-1576743826849)(cid:clip_image076.jpg)]

图（a）开始设置

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-mTh1r3wd-1576743826849)(cid:clip_image078.jpg)]

图（b）存储位置及名称

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Atb75Ft2-1576743826850)(cid:clip_image080.jpg)]

图（c）数据位数大小

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-q75eAYhI-1576743826850)(cid:clip_image082.jpg)]

图（d）

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-LlbbiKFT-1576743826850)(cid:clip_image084.jpg)]

图（e）与存储器关联

git下载地址https://gitee.com/jontyy/jontyy-Composition-principle.git

jontyy
关注
  • 4
    点赞
  • 踩
  • 16
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
专栏目录
LPM_ROM和LPM_RAM设计
03-18
LPM_ROM和LPM_RAM设计 一 实验目的 掌握FPGA中LPM_ROM的设置： 1 作为只读寄存器ROM的工作特性和配置方法； 2 学习将程序代码或数据以MIF格式文件加载于LPM_ROM中； 掌握lpm_ram_dp的参数设置和使用方法： 1 掌握lpm_ram_dp作为随即存储器RAM的设置； 2 掌握lpm_ram_dp的工作特性和读写方法； 3 掌握lpm_ram_dp的仿真测试方法。 二 实验要求 1 LPM_ROM定制和测试 LPM_ROM的参数设置： LPM_ROM中数据的写入，即初始化文件的编写； LPM_ROM的实际应用，在GW48实验台上用N0.0电路模式测试。 2 LPM_RAM定制和测试 LPM_RAM的参数设置； LPM_RAM的实际应用，在GW48实验台上用N0.0电路模式测试。 三 实验原理 用户可编程硬件FPGA芯片设计，有许多可调用参数化库模块LPM（Library Parameterized Modules）,课直接调用设置，利用嵌入式阵列块EAB（Embed Array Block）构成lpm_ROM，lpm_RAM等各种存储器结构。 Lpm_ROM有5组信号： 地执信号address[]； 数据信号q[]; 时钟信号inclock、outclock; 允许信号memenable. 其参数是可以设定的。由于ROM是只读寄存器，它的数据口试单向的输出端口，数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。 Lpm_ram_dq的输入/输出信号如下： 地址信号 address[]; RAM_dqo的存储单元地址； 数据输入信号DATA[] RAM_dqo的数据输入端； 数据输出信号Q[]； RAM_dqo的数据输出端； 时钟信号CLK; 读/写时钟脉冲信号； 读写信号W/R 读/写控制信号端 数据从总线端口DATA[]输入。丹输入数据和地址准备好以后，由于在inclock上的信号是地址锁存时钟，当信号上升沿到来时，地址被锁存，于是数据被写入存储单元。数据的读出控制是从A[]输入存储单元地址，在CLK信号上升沿到来时，该单元数据从Q[]输出。W/R为读/写控制端，低电平时进行读操作，高电平时进行写操作； 四 实验步骤
半导体存储器设计和实现计算机组成原理,计算机组成原理运算器及半导体存储器的设计实验报告.doc...
weixin_39568597的博客
07-16 173
PAGEPAGE 10计算机组成原理实验报告实验目录：实验1 Quartus Ⅱ的使用实验目的实验任务实验要求实验步骤74138、74244、74273的原理图与仿真图实验2 运算器组成实验实验目的实验任务实验要求实验原理图与仿真图实验3 半导体存储器原理实验实验目的实验要求实验原理图与仿真图实验4 数据通路的组成与故障分析实验(一)实验目的(二)实验电路(三)实验原理图与仿真图五、 本次实验...
[D-XI] DFFE 2 随机存储器 点IP-core
记一忘三二
07-20 2571
EDA：quartus  II 13. 1(14.0) 平台：CycloneV:5CSEMA5F31C6 阅读“《自己设计制作CPU与单片机》---- 姜咏江” 个人笔记中的文字表达极差。读书后为存储器的出现编斗。学习随机存储器的练习笔记保存地址：to_mmry1k。 2015.07.18 作为一个存储器单元（这里指一位）它应该具有“读/写”、“存储”功能（非指ROM这种只读）。
计算机组成原理-存储器实验——沐雨先生
Movrain的博客
03-02 1919
计算机组成原理-存储器实验
Stratix内嵌存储器测试报告
weixin_34185512的博客
06-13 305
       Stratix和Stratix GX系列器件内嵌TriMatrix存储块包括512-bit M512块、4-Kbit M4K块及512-Kbit M-RAM块。TriMatrix存储结构可对输入和输出RAM块的信号加上寄存器级，实现同步(pipelined) RAM。所有TriMatrix存储器输入均为寄存器级，提供同步写周期。输出寄存器可被旁路(bypassed)。全同步的简单或...
XJTUSE-计组实验
weixin_64112516的博客
11-27 1007
XJTUSE-计组实验-思考题
西电计组实验一 存储器实验
Polaris的博客
07-14 1万+
计组实验报告 实验一 存储器实验——FPGA中LPM_ROM定制与读出实验 一．实验目的   1.掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法；   2.用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于lpm_ROM中；   3.在初始化存储器编辑窗口编辑mif文件配置ROM；   4.验证FPGA中mega_lpm_ROM的功能。 二．实验原理   ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modu
计算机组成存储器实验心得,计算机组成原理——半导体存储器原理实验
weixin_30306507的博客
07-15 9087
(一)半导体存储器原理实验一、实验目的与要求目的：1、掌握静态存储器的工作特性及使用方法。2、掌握半导体随机存储器怎样存储和读出数据。要求：实验前，要求做好实验预习，掌握616型RAM存储器的功能特性和使用方法。实验过程中，要认真进行实验操作和思考实验有关的内容，把自己不太明白的问题通过实验去理解清楚，争取得到最好的实验结果，达到预期的实验教学目的。二、实验方案1．使用了一片6116静态RAM(...
计算机组成原理5-主存储器—半导体存储芯片和随机存取存储器
swadian2008的博客
12-02 9618
一、主存储器——半导体存储芯 1、半导体存储芯片的基本机构 读写控制线：将CPU的控制信号传给读写电路 地址线：将CPU需要的地址传输到译码驱动中，然后由译码驱动进行翻译，然后进行寻址，是单向的 地址线的数量决定了存储单元的数量，假如有8根地址线：0000 0000 总共有几种排列组合，即2的8次方。每一种组合都对应一个存储单元。 数据线：将存储体中的数据读出，放入CPU；将CPU计算完毕的数据存入存储体。是双向的。 数据线的数量决定了存储单元的大小，即一个存储单元能够存多少数据。比如八根数
计算机组成原理实验二：RAM实验
热门推荐
null
12-01 2万+
计算机组成原理实验 目录：https://blog.csdn.net/dkbnull/article/details/87933295 一、实验项目名称：RAM实验 二、实验目的： 了解半导体静态随机读写存储器RAM的工作原理及其使用方法。 掌握半导体存储器的字、位扩展技术。 三、实验内容 ◆采用1Kx4的芯片，构成1Kx8的存储器。 ◆选择五个不连续的存贮单元地址，分...
计算机组成运算器原理实验报告,计算机组成原理实验报告(运算器组成、存储器).doc...
weixin_30369779的博客
07-15 865
文档介绍：计算机组成原理实验报告一、实验1 Quartus Ⅱ的使用一．实验目的掌握Quartus Ⅱ的基本使用方法。了解74138(3：8)译码器、74244、74273的功能。利用Quartus Ⅱ验证74138(3：8)译码器、74244、74273的功能。二．实验任务熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。新建项目，利用原理编辑方式输入74138、74244...
基于Quartus II 2.0半导体存储器原理实验
04-05
基于Quartus II 2.0半导体存储器原理实验
实验三半导体存储器原理实验.doc
09-26
实验三半导体存储器原理实验.doc
半导体存储器原理实验.doc
07-07
半导体存储器原理实验
infrared-remote-candroid studiodemo
最新发布
05-05
android studio下载
【新质生产力】新质生产力赋能智能制造数字化解决方案.pptx
05-05
【新质生产力】新质生产力赋能智能制造数字化解决方案.pptx
ggplot 半导体
11-25
ggplot是一个用于数据可视化的R包，半导体则是一种具有半导电性质的材料。ggplot能够帮助我们将半导体相关的数据以直观、易理解的方式展示出来。 使用ggplot，我们可以将半导体的各种属性和参数进行可视化，帮助分析人员更好地理解和解释这些数据。例如，我们可以使用ggplot绘制半导体材料的电子能带图，以展示电子在材料中的能级分布情况，帮助我们理解半导体的导电特性。 此外，ggplot也可以绘制半导体的物理特性随温度、掺杂程度等条件的变化趋势。通过可视化这些变化，我们可以更好地了解半导体材料的性能特点，并在设计电子器件、调节半导体材料性能方面提供参考。 ggplot还可以用于展示半导体材料制备过程中的不同阶段，包括材料表面形貌、晶体结构等。这对于研究者来说非常有意义，因为不同制备条件下半导体材料的微观结构变化可能会影响其性能。 总而言之，ggplot作为一个强大的数据可视化工具，可以帮助我们更好地理解和分析半导体材料的相关数据。通过可视化，我们可以更加直观地展示半导体材料的性能特点、制备过程和特征等，从而更好地服务于半导体研究和应用领域。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值