【ZYNQ搭建系统】第4篇：linux系统层实现AXI DMA数据传输

最新推荐文章于 2025-03-19 17:18:00 发布
最新推荐文章于 2025-03-19 17:18:00 发布
阅读量1.6k 收藏 6
点赞数
分类专栏： 黑猫的FPGA知识合集 文章标签： AXI DMA linux fpga fpga/cpld
本文已经加入原创侵权保护，商业行为，禁止任何形式转载，违者必究。
本文链接：https://blog.csdn.net/ZXDDBK/article/details/118655352
版权
本文介绍了在ZYNQ平台上基于Linux系统如何实现AXI DMA数据传输，包括github上的AXI DMA驱动使用、官方dma-proxy driver、内核自带的DMA驱动以及用户空间的应用。探讨了内核版本选择、petalinux的作用，以及内存管理中的CMA问题。文章适合想要理解Linux下DMA驱动实现的读者。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

本文依据个人工作经验整理而成，如有错误请留言。
文章为个人辛苦整理，付费内容，禁止私自转载。
文章专栏：《黑猫的FPGA知识合集》

1 前言

1.1 工程环境

软件
windows上装的vivado 2018.1
windows上装的SDK 2018.1
ubuntu

工程项目
axi dma loop实验

硬件
zedboard开发板（ZYNQ 7020）
SD卡：通过sd卡启动开发板
1.2 背景概述
我使用的是ZYNQ芯片的zedboard开发板，在开发板中跑Linux系统，之所以跑linux系统是想实现多线程，想解决的目标是通过DMA驱动将数据实现PL和PS互联。

之前学习FPGA的时候，是基于裸板开发，vivado工程创建好以后，在SDK会生成相应的板级支持包BSP，直接调用BSP里面的函数接口，就能进行DMA的初始化、传输数据、接收数据等功能。

但是当zedboard开发板搭建了操作系统以后，就不

了解本专栏 订阅专栏 解锁全文
复旦微ZYNQ SOC AXI_DMA数据传输
wangjie36的博客
12-05 3844
国产复旦微SOC平台的应用尚未普及，在ARM CONTEX A7+FPGA架构（PS+PL架构）中，CPU与FPGA通过AXI总线协议进行数据传输，小批量数据可以通过AXI_lite进行交互，大容量的数据需要采AXI_stream协议。 一，AXI总线简介 复旦微采用四核APU，GP总线接口和HP总线接口带宽支持64位。AXI_DMA可将在数据搬运工作中不占CPU资源，为内存AXI4_Stream外设之间提供高带宽的直接存储访问，大大提高数据传输效率。AXI协议提供单一的接口定义，能用在下述三种接口..
ZYNQ AXI_DMA_UDP以太网传输（三）
weixin_43982855的博客
05-31 1758
本次实验跟之前的实验有所不同，不同点在于：1、前面一个实验的UDP协议，ZYNQ板卡是作为服务端（Server），向PC端一直主动的发数据，但是这一次不同，这一次ZYNQ板卡是作为客户端（Client），需要等待PC端发送相应指令，然后进入UDP协议接收回调函数，再往PC端发送一次数据；2、另一个不同点在于，本次实验加入了将PC端的参数文件通过UDP协议发送到PS端，然后PS端通过AXI BRAM CTRL下发到PL端的BRAM中。
ZedBoard的AXI DMA收发独立双线程linux应用程序
06-02
ZedBoard的AXI DMA收发独立双线程linux应用程序！有别于之前官方或者其它提供的单次发单次收。该代码包含速度测试，实测传输速率可以达到274MB/s。
ZYNQ系列（十二）linux的DMA使用
qq_26849933的博客
05-14 1万+
ZYNQ系列（十二）linux的DMA使用 文章目录ZYNQ系列（十二）linux的DMA使用前言 前言
zynq-PS篇——petalinux2022.2的DMA实现
xiyexie_IQ的博客
03-19 942
借助 Petalinux 2022.2，基于 GitHub 开源的 xilinx_axidma 代码在 Zynq - 7020 实现 DMA 传输。涵盖 Vivado 工程搭建、设备树生成、内核配置、上板测试。重点分享源码编译及平台实现中的常见问题，如头文件缺失、共享库无法打开、内存分配及 DMA 传输故障等，分析原因并给出对应解决方法，为开发者提供参考 。
ZYNQ跑系统 系列（四） AXI-DMA的linux下运行
热门推荐
long_fly的博客
05-30 3万+
AXI-DMA的linux驱动 一、搭建硬件环境 vivado版本2017.4，芯片为7010，不过不管什么版本和芯片大致步骤是一样的 硬件平台PL的搭建同ZYNQ基础系列（六） DMA基本用法，在这个工程的基础上添加SD卡（根据自己的开发板硬件选择相应的引脚） 然后直接生成bit文件，然后记得要导出硬件（包含bit文件）进SDK 二、生成设备树 1.解压设备树工具文件夹到一个地方...
ZYNQ Linux 应用层 利用 AXI DMA 进行数据传输
jin787730090的博客
03-02 1万+
ZYNQ Linux应用层 利用 AXI DMA 进行数据传输 软件版本： VIVADO2018.2 操作系统： Debian 9 硬件平台： ZYNQ-MZ7100FA 嵌入式操作系统：Debian（4.19.0-xilinx） AXI-DMA驱动：GitHub：bperez77/xilinx_axidma 一、搭建硬件环境 参见：《ZYNQ 修炼秘籍裸机篇 2019 版》第21章：CH21 利用 AXI DMA 进行批量数据环路测试 参考文章: ZYNQ跑系统 系列（四） AXI-DMA的linux下运
ZYNQ 在Linux系统层上通过DMA传输数据（安装控制DMA驱动的设备驱动）
chinamaoge的博客
08-05 1万+
编译Linux 驱动有两种方法，一种是使用petalinux直接编译进入内核中，第二种是在外部通过arm内核编译之后，insmod加载进入内核。 我使用的是ZYNQ芯片，在芯片中跑Linux系统，我想解决的目标是通过DMA驱动从PS端传输数据到PL端。因为DMA驱动位于设备驱动的下一层，用户模式在设备驱动的上一层；而且DMA驱动对硬件的地址有要求，必须分配连续的物理内存，而在用户层只能分配非连续...
zynq 使用AXI_dma 传输==pl到ps，linux驱动开发，应用层处理DMA数据（一）
ZYH10140的博客
10-30 7297
zynq axi_dma pl到ps数据传输 axi_dma驱动 linux应用层使用dma
ZYNQ7000平台 - Linux环境下pl-ps使用AXI-DMA进行数据传输
子羽小白的博客
08-02 3953
本人是个小白，如果有什么问题请各位大佬多指点一下，谢谢！ 参考资料： 米联客教程：S03_CH01_AXI_DMA_LOOP环路测试 平台：ZedBoard vivado版本：2019.1 petalinux版本：2019.1 vivado方面的具体配置请参考米联客的教程，我这里就不详细介绍了。 放一张我已经做好的整体图片供参考 ​ 在这里我要说个细节，就是我在参考教程时，因为我没有加OLED，所以开始的时候我将GP0给勾掉了，结果在petalinux-build时报错，所以在这里我们切记.
05 在 Linux 使用 AXI DMA
lf282481431的博客
12-08 1609
AXI4 Memory Map Read：用于从 DDR3 中读取数据AXI4 Memory Map Write：用于向 DDR3 中写入数据AXI4 Stream Master(MM2S)：接口用于向外设写入数据AXI4-Stream Slave(S2MM)：接口用于从外设读取数据AXI Control stream (MM2S)：是控制流接口，该接口的主要作用是 AXI DMA 对目标设备写入数据时进行节流。
zynq-linux-dma:Zynq 平台 (ZC706) 上的用户空间 DMA 示例
06-11
zynq-linux-dma Petalinux 下 Zynq 平台 (ZC706) 上的用户空间 DMA 示例。 环境要求 EDK 版本 带有相应 Petalinux SDK 的 Vivado 2014.4。 硬件平台 ZC706 评估板。 硬件架构 该项目实现了一个与 PL 和 PS DDR 连接的自循环 DMA。 PL DDR 对于在 PS 上运行的 Linux 是不可见的。 数据可以从用户空间中的程序在 (1) PS 和 PL DDR、(2) PS 和 PS DDR、以及 (3) PL 和 PL DDR 之间移动。 硬件可以从hw/system.tcl构建。 软件流程 创建模块 petalinux-create -t modules --name xdma --enable 将./component/modules/xdma文件替换为sw/modules/xdma 。 创建应
Zynq-Linux-DMA-master
01-23
# Using the AXI CDMA in Vivado for Linux Application DMA enabled Zynq PS-PL communication to implement high throughput data transfer between Linux applications and user IP core. (based on Xilinx UG873 chapter 6) This is a simple loop-back project in which data transfer between host OS (Zynq-PS) and FPGA (Zynq-PL) is done using DMA mechanism. This project instantiates an AXI CDMA IP in PL and integrates it with the processing system high performance (HP) 64 bit slave port. In this system, AXI CDMA acts as master device to copy an array of the data from the source buffer location to the destination buffer location in DDR system memory. AXI CDMA uses processing system HP slave port to get read/write access of DDR system memory. We also wrote a Linux OS based application software which uses mmap() to initialize DMA core and do the data transfer using AXI CDMA block, and executed it on the ZC702 board.
zynq dma linux 配置
04-02
该资源是博客中附带的资源下载链接
zynq 嵌入式Linux下的DMA测试（PS+PL）
05-15
ZedBorad 嵌入式Linux下的DMA测试（PS+PL）, 包含VIVADO工程代码，Linux下DMA测试APP源代码，Makefile文件，亲测可用。
ZYNQ #3 - Linux环境下在用户空间使用AXI-DMA进行传输
里先森
05-15 1万+
本文使用Petalinux搭建相关linux环境，在vivado中搭建了一个简单的PS -> AXI-DMA -> AXI-FIFO -> AXI-DMA -> PS的测试环路。使用了国外开源的 xilinx_axidma 操作库，完成了用户空间上的AXI-DMA传输。使用库相对来说更加方便容易上手，不需要过多的了解linux设备驱动中如何调用DMA进行传输 目录 ...
Zynq MPSoC 官方Linux DMA驱动调试
weixin_43873379的博客
05-09 3946
Zynq MPSoC Linux官方DMA驱动调试 前言 Zynq平台下DMA驱动主要有官方在用户层控制的和某大神写的axi_dma驱动，今天主要用官方的进行测试。 环境 petalinux 19.1 vivado 19.1 开始 首先搭建逻辑，注意这里DMA用64地址线，不然4GB以上的DDR访问不到，然后输入输出就挂到FIFO上就行。 然后FIFO这样挂上去就行 然后编译，这是一个漫长的过程，主要是我有个自己的IP以及VCU，所以特别慢。 Linux驱动 1、首先下载驱动，地址如下：添加链接描述 这
AXI DMA linux驱动
weixin_42278284的博客
10-09 1904
1.PL端设计： PL端设计包括四个AXI DMA IP，它们分别和zynq处理IP的HP口相连接。 这个设计是基于Avnet-Digilent-ZedBoard-v2016.1-final.bsp，由于其它的ip都是xilinx开发环境开发环境就有，所以这里就不详细每一步设计过程了。 这些IP包括AXI interconnect， system reset，axi dma，concat。 注...
fpga dma 仿真
最新发布
04-03
### FPGA DMA 仿真方法与教程 #### 使用Xilinx Vivado和ModelSim进行FPGA VDMA仿真 在嵌入式系统开发中，VDMA（Video Direct Memory Access）是一种用于高效传输数据的技术。通过使用Xilinx Vivado工具链以及ModelSim作为仿真平台，可以实现对VDMA功能的验证和测试。 为了更好地理解VDMA的工作机制及其在实际项目中的应用价值[^1]，开发者可以通过以下方式构建完整的仿真环境： 1. **创建工程并配置硬件设计** 首先，在Vivado IDE中新建一个Zynq SoC工程项目，并利用Block Design工具集成AXI Video Direct Memory Access IP核到系统的互连结构之中。确保正确设置参数选项以匹配目标应用场景需求，例如分辨率大小、像素格式等特性定义[^2]。 2. **编写驱动程序代码** 接下来需要为所选处理器子系统提供相应的软件支持部分——即针对Linux操作系统或者裸机运行模式下的设备驱动层逻辑编码工作。这部分内容通常涉及初始化操作序列设定、中断处理函数注册等方面的内容描述。 3. **搭建联合仿真框架** 将上述两部分内容结合起来形成最终可执行文件之前，还需要借助第三方EDA工具如Mentor Graphics旗下的ModelSim SE Plus版本来完成行为级建模过程。具体做法包括但不限于导入RTL netlist网表形式表示的目标电路模型；加载预编译好的ELF镜像至虚拟内存空间地址范围内；指定波形观察窗口显示感兴趣的信号变化轨迹图样等等细节安排事项说明如下所示： ```tcl # Tcl脚本示例：启动ModelSim仿真会话 onbreak {quit -f} vsim work.top_level_entity_name add wave /path/to/signal_of_interest_1 add wave /path/to/signal_of_interest_2 force {/clk} 0 0 ns, 1 5 ns -repeat 10 ns run 1 us ``` 此段TCL命令片段展示了如何自动化控制整个模拟周期内的各个阶段转换动作顺序排列情况介绍。 4. **分析结果并与预期比较** 完成以上步骤之后即可获得关于当前设计方案性能表现方面的定量评估指标数值统计报告图表展示效果呈现出来供进一步优化改进参考依据之用。特别值得注意的是当发现任何异常现象存在时应当及时返回前面提到过的任意环节重新审视可能存在的错误源定位排查解决方案探讨交流学习心得分享经验教训积累成长进步历程记录档案保存备份留档查阅方便快捷省事省力省钱省心省时间效率高成本低收益好回报丰厚值得拥有必备神器推荐购买收藏转发点赞评论互动参与活动赢取大奖机会多多不容错过快来加入我们吧！ --- ###
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

黑猫学长呀

有帮助到你就来打个赏呗

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值