05 在 Linux 使用 AXI DMA

已于 2024-12-08 17:51:18 修改
阅读量1.6k 收藏 31
点赞数 12
分类专栏： ZYNQ开发 文章标签： linux fpga开发 驱动开发
于 2024-12-08 17:50:40 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lf282481431/article/details/143839107
版权

DMA简介

DMA 是一种采用硬件实现存储器与存储器之间或存储器与外设之间直接进行高速数据传输的技术，传输过程无需 CPU 参与（但是CPU需要提前配置传输规则），可以大大减轻 CPU 的负担。
DMA 存储传输的过程如下：

  1. CPU 向 DMA 控制器配置传输规则，如源地址、目的地址、长度、地址是否自增等
  2. DMA 控制器根据配置进行数据搬移，此时 CPU 资源被释放
  3. DMA 数据搬移完成后向 CPU 发送中断

AXI DMA简介

AXI Direct Memory Access（AXI DMA）是 ZYNQ PL端的一个 IP 核，它提供了 CPU 内存（AXI4 内存映射）和 PL 端 AXI4-Stream 之间高速数据传输的功能，如下是 AXI DMA 的框图：
在这里插入图片描述

  • AXI4 Memory Map Read：用于从 DDR3 中读取数据
  • AXI4 Memory Map Write：用于向 DDR3 中写入数据
  • AXI4 Stream Master(MM2S)：接口用于向外设写入数据
  • AXI4-Stream Slave(S2MM)：接口用于从外设读取数据
  • AXI Control stream (MM2S)：是控制流接口，该接口的主要作用是 AXI DMA 对目标设备写入数据时进行节流
  • AXI Stream (S2MM)：是一个状态流接口，主要作用是将目标设备的状态传输到 AXI DMA 中的用户应用程序数据字段中
  • AXI Memory Map Write/Read：接口的主要作用是在 S/G 模式下 AXI DMA 与外设进行数据的读写

ADX DMA工作模式

AXI DMA 提供 3 种模式，分别是 Direct Register 模式、Scatter/Gather 模式和 Cyclic DMA（循环 DMA）模式，其中 Direct Register 模式最常用，Scatter/Gather 模式和 Cyclic DMA 模式使用的相对较少

  1. Direct Register DMA 模式 ：
    Direct Register DMA 模式也就是 Simple DMA（简单 DMA）。Direct Register 模式提供了一种配置，用于在 MM2S 和 S2MM 通道上执行简单的 DMA 传输，这种传输只需要少量的 FPGA 资源。Simple DMA（简单 DMA）允许应用程序在 DMA 和 Device 之间定义单个事务。它有两个通道：一个从 DMA 到 Device，另一个从 Device 到 DMA。这里有个地方需要大家注意下，在编写 Simple DMA（简单 DMA）代码时必须设置缓冲区地址和长度字段以启动相应通道中的传输。
  2. Scatter/Gather DMA 模式 ：
    SGDMA（Scatter/Gather DMA）模式允许在单个 DMA 事务中将数据传输到多个存储区域（相当于将多个 Simple DMA 请求通过事务列表链接在一起）。SGDMA 允许应用程序在内存中定义事务列表，硬件将在应用程序没有进一步干预的情况下处理这些事务，在此期间应用程序可以继续添加更多事务以保持硬件工作，还可以通过轮询或中断来检查事务是否完成。
  3. Cyclic DMA 模式：
    Cyclic DMA（循环 DMA）模式是在 Scatter/Gather 模式下的一种独特工作方式，在 Multichannel Mode 下不可用。正常情况下的 Scatter/Gather 模式在遇到 Tail BD（最后一个事务列表项）就应该结束当前的传输，但是如果使能了 Cyclic 模式的话，在遇到 Tail BD时会忽略 completed 位，并且回到 First BD（第一个事务列表项），这一过程会一直持续直到遇到错误或者人为中止。

VIVADO 工程搭建

使用 Direct Register DMA 模式搭建一个 DMA 回环测试的 VIVADO 工程，Vivado 工程框图如下：
在这里插入图片描述

  1. 添加 ZYNQ IP 核，并进行配置，使能flash接口、AXI GP0、AXI HP0、ENET、SD、DDR、PL中断、PL时钟等，其中AXI GP0、AXI HP0、PL 中断、PL 时钟、PL 中断是为了连接 PL 端的AXI DMA IP 核。
    AXI GP0、AXI HP0配置如下：
    在这里插入图片描述
    PL 时钟配置如下：
    在这里插入图片描述
    PL中断配置如下：
    在这里插入图片描述

  2. 添加 DMA IP 核
    在这里插入图片描述

  3. 配置 DMA IP 核
    在这里插入图片描述

  4. 添加 FIFO IP 核心
    在这里插入图片描述

  5. 连接DMA IP和FIFO IP，将 DMA 的 MM2S 和 S2MM 接口通过一个 AXIS DATA FIFO 构成回环。
    在这里插入图片描述

  6. 点击“Run Block Automation”和“Run Connection Automation”进行自动连线(可能会重复操作多次)，在连线过程中会自动添加一些 IP 核。
    在这里插入图片描述

  7. 添加 concat IP 核和 const IP 核
    添加 concat IP：
    在这里插入图片描述
    添加 const IP：
    在这里插入图片描述

  8. 配置 concat IP 核和 const IP 核
    配置 concat IP：
    在这里插入图片描述
    配置 const IP：
    在这里插入图片描述

  9. 链接中断信号
    在这里插入图片描述

  10. 生成代码，然后编译并生成bit文件，最后导出 xsa 文件，导出时必须包含bit流
    在这里插入图片描述

利用 Petalinux 构建根文件系统和 BOOT.BIN

此部分内容参考04 搭建linux驱动开发环境中的利用 Petalinux 构建根文件系统和 BOOT.BIN部分。

获取 Linux 设备树

此部分内容04 搭建linux驱动开发环境中的获取Linux设备树文件部分
可以发现在 pl.dtsi 文件中已经生成了AXI DMA IP核的设备树节点
在这里插入图片描述

编译 Linux 内核

此部分内容04 搭建linux驱动开发环境中的编译Linux内核部分。

Linux 中使用 DMA的要点

DMA驱动框架

DMA驱动框架可分为三层：
DMA slave驱动：使用DMA设备的驱动程序，如SPI控制器驱动、UART控制器驱动等
DMA核心：提供统一的编程接口，管理DMA slave驱动和DMA控制器驱动
DMA控制器驱动：驱动DMA控制器
在Linux系统中DMA核心已经包含在系统中，DMA控制器驱动一般有芯片厂家提供，普通开发人员一般只要掌握DMA slave驱动开发即可
在这里插入图片描述

DMA 区域

部分SOC的DMA只能访问特定的一段内存空间，而非整个内存空间，所以在使用kmalloc()、__get_free_pages()等类似函数申请可能用于DMA缓冲区的内存时需要在申请标志中增加GFP_DMA标志，此外系统也通过了一些快捷接口，如__get_dma_pages()、dma_mem_alloc()等。
提示
大多数嵌入式SOC其DMA都可以访问整个常规内存空间。

虚拟地址、物理地址、总线地址

虚拟地址：CPU所使用的地址就是虚拟地址（站在CPU角度来看）。
物理地址：站在MMU角度来看，即DRAM空间向MMU呈现出来的地址，它可通过MMU转换为虚拟地址。
总线地址：站在设备的角度来看，即DRAM空间向设备呈现出来的地址，部分SOC带有IOMMU，还可以对总线地址进行映射后在呈现给设备。
在这里插入图片描述

DMA地址掩码

部分SOC的DMA只能访问特定的一段内存空间（如系统总线32bit地址，而DMA只能访问低24bit地址，在这种情况下，外设在发起DMA操作的时候就只能访问16M以下的系统物理内存），因此需要设置DMA mask，以指示DMA能访问的地址空间，如DMA只能访问低24位地址则需要执行dma_set_mask(dev, DMA_BIT_MASK(24))和dev.coherent_dma_mask = DMA_BIT_MASK(24)操作，dma_set_mask(dev, DMA_BIT_MASK(24))设置的是DMA流式映射的寻址范围，dev.coherent_dma_mask = DMA_BIT_MASK(24)设置一致性 DMA 缓冲区的寻址范围，或者使用int dma_set_mask_and_coherent(dev, DMA_BIT_MASK(24))一次完成这两部操作。

一致性DMA缓冲区

一致性DMA缓冲区即DMA和CPU可以一致访问的缓冲区，不需要考虑cache的影响，一般通过关闭cache实现（部分SOC的DMA也支持从通过cache访问内存），一致性缓冲区分别使用如下函数申请或释放：

//分配一致性缓冲区
void *dmam_alloc_coherent(struct device *dev, size_t size, dma_addr_t *dma_handle, gfp_t gfp)
void *dma_alloc_wc(struct device *dev, size_t size, dma_addr_t *dma_addr, gfp_t gfp)
//释放一致性缓冲区
void dmam_free_coherent(struct device *dev, size_t size, void *vaddr, dma_addr_t dma_handle)
void dma_free_wc(struct device *dev, size_t size, void *cpu_addr, dma_addr_t dma_addr)

single类型流式映射

有时候需要通过DMA传输的内存并非由DMA分配，针对这种情况可以采用流式映射，若来自其他驱动的是一个连续的内存区域可以使用如下函数进行映射和取消映射：

//映射
dma_addr_t dma_map_single(struct device *dev, void *ptr, size_t size, enum dma_data_direction dir)
//取消映射
void dma_unmap_single((struct device *dev, dma_addr_t addr, size_t size, enum dma_data_direction dir)

被映射后的内存在取消映射前原则上CPU不能访问，若CPU实在需要访问需要先申请拥有权，访问完后在释放拥有权：

//申请CPU拥有权
void dma_sync_single_for_cpu(struct device *dev, dma_addr_t addr, size_t size, enum dma_data_direction dir)
//释放CPU拥有权
void dma_sync_single_for_device(struct device *dev, dma_addr_t addr, size_t size, enum dma_data_direction dir)

SG类型流式映射

若来自其他驱动的内存区域在物理上是不连续的则需要进行分段映射，可以使用如下函数进行映射和取消映射：

//映射
#define dma_map_sg(d, s, n, r) dma_map_sg_attrs(d, s, n, r, 0)
int dma_map_sg_attrs(struct device *dev, struct scatterlist *sg, int nents, enum dma_data_direction dir, unsigned long attrs)
//取消映射
#define dma_unmap_sg(d, s, n, r) dma_unmap_sg_attrs(d, s, n, r, 0)
void dma_unmap_sg_attrs(struct device *dev, struct scatterlist *sg, int nents, enum dma_data_direction dir, unsigned long attrs)

同样对于被映射后的内存在取消映射前原则上CPU不能访问，若CPU实在需要访问需要先申请拥有权，访问完后在释放拥有权：

//申请CPU拥有权
void dma_sync_sg_for_cpu(struct device *dev, struct scatterlist *sg,  int nelems, enum dma_data_direction dir)
//释放CPU拥有权
void dma_sync_sg_for_device(struct device *d
最低0.47元/天 解锁文章
ZYNQ开发（2）在Linux系统层上PL-PS通过AXI-DMA传输数据详细步骤及注意事项
aizaiyueye的专栏
05-29 2843
参考的网络资料 https://github.com/bperez77/xilinx_axidma/tree/master https://gitlab.gnome.org/HosseinBeheshti/UlteraZed7EV/-/tree/master/petalinux/xilinx_axidma https://www.icode9.com/content-3-925319.html https://blog.csdn.net/weixin_38218267/article/details/1
ZedBoard的AXI DMA收发独立双线程linux应用程序
06-02
ZedBoard的AXI DMA收发独立双线程linux应用程序！有别于之前官方或者其它提供的单次发单次收。该代码包含速度测试，实测传输速率可以达到274MB/s。
AXI DMA 的 Scatter-Gather 功能详解
最新发布
bifudoph的博客
03-26 753
AXI DMA 的 Scatter-Gather 功能通过硬件自动化多段数据传输，显著提升了系统效率。在 FPGA 开发中，合理设计描述符链表并结合中断机制，可高效处理复杂数据流场景（如实时信号处理、高速存储），是优化嵌入式系统性能的关键技术之一。
AXI DMA LINUX 驱动
qq_57838995的博客
12-10 2391
DMA全称Direct Memory Access 直接内存访问，是一种无需经过CPU即可实现内存搬运的数据传输方式。要实现DMA就必须要有DMAC即DMA控制器，硬件DMAC一般集成在SOC中。AXI DMA是在PL端以软核的形式实现的DMAC，通过AXI HP高速总线直接访问DDR。
ZYNQ跑系统 系列（四） AXI-DMA的linux下运行
热门推荐
long_fly的博客
05-30 3万+
AXI-DMA的linux驱动 一、搭建硬件环境 vivado版本2017.4，芯片为7010，不过不管什么版本和芯片大致步骤是一样的 硬件平台PL的搭建同ZYNQ基础系列（六） DMA基本用法，在这个工程的基础上添加SD卡（根据自己的开发板硬件选择相应的引脚） 然后直接生成bit文件，然后记得要导出硬件（包含bit文件）进SDK 二、生成设备树 1.解压设备树工具文件夹到一个地方...
AXIDMA在Linux中的使用
mc_li的博客
02-25 1039
AXIDMA在Linux中的使用
linux系统移植及AXI DMA配置
box_xidian的博客
04-11 3032
第35行改为 KBUILD_DIR = /home/he/LabPan/SLAM/petalinux/ALINX-ZYNQ/build/tmp/work/zynq_generic-xilinx-linux-gnueabi/linux-xlnx/5.10+gitAUTOINC+568989d441-r0/linux-zynq_generic-standard-build。一定要注意&axi_dma_0和后面的{之间是有一个空格的，网上有一个教程漏了这个空格，不会报语法错误，但是修改不生效。
xilinx_axidma-master.rar_ZYNQ7000_axidma_chrdev_axidma测试_xilinx
07-15
在Zynq7000中，除了axidma_chrdev，还有其他如xilinx_dma驱动，它们为不同的DMA引擎提供支持。这些驱动通常包括初始化、配置、调度和中断处理等功能，是整个系统中不可或缺的部分。 六、总结 Xilinx AXI DMA在Zynq...
AXI DMA LINUX驱动 proxy解析
12-14
开发者在着手AXI DMA Linux驱动proxy解析时，还需要考虑Linux内核版本兼容性问题，确保驱动能在目标内核上正常工作。同时，为了提高驱动程序的稳定性和性能，开发者还需要进行充分的测试，包括单元测试、集成测试和...
XILINX axidma的BD工程以及对应的linux设备树
11-08
本文将深入探讨“XILINX axidma”的Block Design (BD) 工程，以及如何在Linux环境下配置相应的设备树，以实现AXIDMA的单向 Scatter-Gather (SG) 模式的回环测试。 首先，AXIDMA是Xilinx公司提供的AXI接口下的DMA...
集合的axidma驱动，测试使用
06-25
本篇将详细探讨"axidma驱动"及其在测试中的应用。 AXIDMA（Advanced eXtensible Interface Direct Memory Access）驱动是针对Xilinx FPGA（Field-Programmable Gate Array）平台设计的一种DMA（Direct Memory ...
dma:用于AXI DMALinux UIO驱动程序
04-29
UDMA 背景 我们习惯于通过UIO驱动程序来控制自定义的AXI4-Full / Lite IP，而不是AXI4-Stream IP。 由于AXI4-Stream IP具有不同的体系结构（customStreamIP.jpg），因此不会创建UIO设备节点。 而是出现DMA控制器，而UIO驱动程序无法适应这种情况。 结果，我们决定对UIO驱动程序进行一些修改，并在devicetree文件中进行一些棘手的设置。 修改后，我们可以通过UIO驱动程序控制我们的自定义AXI4-Stream IP。 用法 在设备树中指定要为哪些dmaengine兼容的DMA通道创建用户空间可访问的设备文件： udma0 { compatible = "generic-uio"; dmas = <&loopback_dma 0 &loopback_dma 1>; dma-names = "lo
Xilinx AXI DMA Linux驱动及用户空间库教程
gitblog_00972的博客
08-08 1041
Xilinx AXI DMA Linux驱动及用户空间库教程 项目地址:https://gitcode.com/gh_mirrors/xil/xilinx_axidma 项目介绍 本项目【Xilinx AXI DMA】是由bperez77维护的一个零拷贝Linux驱动和用户空间接口库，专为Xilinx的AXI DMA和VDMA IP块设计。这些驱动作为桥梁，促进处理系统(PS)与FPGA可编程逻辑...
xilinx axi dma linux 快速搭建框架
HongDaYu的搬砖之路
01-14 663
kernel axi dma 驱动 也是更具数据手册来的, 先把业务简单跑起来,然后在做到内核里,熟悉 dma engine 框架
zynq操作系统： Linux驱动开发AXIDMA篇
快跑Bug来啦！
04-12 1万+
前言    由于bram形式的速率限制，在同样紧急的时间条件下，还是改回了axidma的方式来降维打击，对于几兆的速率，颇有种杀鸡用牛刀的感觉，没办法，原来的刀就是差一点，牛刀好用是好用但是终究得提升一点内功 裸机下的DMA相对是比较简单的，参考之前裸板对于DMA的操作，而对于LINUX下，只能说苦不堪言。先不谈如何实现用户空间的零拷贝DMA传输，光是Linux环境下的DMA传输就已经感觉比较棘手，一方面是对Linux了解不够深入，另一方面则是Linux在相关的使用说明方面的确没有比较好的官方支持。   
zynq 使用AXI_dma 传输==pl到ps，linux驱动开发，应用层处理DMA数据（一）
ZYH10140的博客
10-30 7458
zynq axi_dma pl到ps数据传输 axi_dma驱动 linux应用层使用dma
MPSOC 在linux下实现axi_dma数据读写
hanhailong0525的博客
08-09 1411
MPSOC 在linux下实现axi_dma数据读写
AXI DMA linux驱动
weixin_42278284的博客
10-09 1921
1.PL端设计： PL端设计包括四个AXI DMA IP，它们分别和zynq处理IP的HP口相连接。 这个设计是基于Avnet-Digilent-ZedBoard-v2016.1-final.bsp，由于其它的ip都是xilinx开发环境开发环境就有，所以这里就不详细每一步设计过程了。 这些IP包括AXI interconnect， system reset，axi dma，concat。 注...
【ZYNQ搭建系统】第4篇：linux系统层实现AXI DMA数据传输
黑猫奥利奥的博客
07-12 1697
本文依据个人工作经验整理而成，如有错误请留言。 文章为个人辛苦整理，付费内容，禁止私自转载。 文章专栏：《黑猫的FPGA知识合集》 1 前言 1.1 工程环境 软件 windows上装的vivado 2018.1 windows上装的SDK 2018.1 ubuntu 工程项目 axi dma loop实验 硬件 zedboard开发板（ZYNQ 7020） SD卡：通过sd卡启动开发板 1.2 背景概述 我使用的是ZYNQ芯片的zedboard开发板，在开发板中跑Linux系统，之所以跑linux系
ZYNQ7000平台Linux下AXI-DMA数据传输测试实现
博客将详细解释如何在Linux环境下使用ZedBoard开发板进行AXI-DMA的配置、编程和测试。用户可以根据博客内容，下载并展开项目_1文件，获得工程源码和配置文件，然后依照博客指导进行实际操作，包括编译、部署到开发板...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值