学习makefile

target … : prerequisites …
command
…
target 也就是一个目标文件， 可以是 Object File， 也可以是执行文件。
prerequisites 就是，要生成那个 target 所需要的文件或是目标。
command 也就是 make 需要执行的命令。（任意的 Shell 命令）。
target 这一个或多个的目标文件依赖于prerequisites 中的文件，其生成规则定义在 command 中。
输入 make 命令。那么，
1、make 会在当前目录下找名字叫“Makefile”或“makefile”的文件。
2、如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找
到“edit”这个文件，并把这个文件作为最终的目标文件。
3、如果 edit 文件不存在，或是 edit 所依赖的后面的[.o]文件的文件修改时间要比
edit 这个文件新，那么，他就会执行后面所定义的命令来生成 edit 这个文件。
4、如果 edit 所依赖的.o 文件也存在，那么 make 会在当前文件中找目标为.o 文件的
依赖性，如果找到则再根据那一个规则生成.o 文件。（这有点像一个堆栈的过程）
5、当然，你的 C 文件和 H 文件是存在的啦，于是 make 会生成 .o 文件，然后再用 .o
文件生命 make 的终极任务，也就是执行文件 edit 了

声明一个变量，叫 objects, OBJECTS, objs, OBJS, obj, 或是 OBJ，反
正不管什么，只要能够表示 obj 文件就行了。我们在 makefile 一开始就这样定义：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
于是，我们就可以很方便地在我们的 makefile 中以“$(objects)”的方式来使用这个变量了

如果你要在你的 Makefile 中使用“#”字符，可以用反
斜框进行转义，如：“#”