amd平台的amd芯片组的时序。

已于 2024-01-10 11:06:26 修改
阅读量1.6k 收藏 13
点赞数 8
文章标签： 硬件架构
于 2024-01-08 14:37:17 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/a03910/article/details/135456742
版权

以amd_dell_m4040的板子为例，单桥。

1.,南桥有两个待机电压VDDCR_11_S和VDDIO_33_S，这和上面的光达的时序图的名字有一点不一样，不管了。

1.1.,VDDCR_11_S信号由1D1V_PWR信号转化而来，1D1V_PWR信号来自芯片TPS51218DSCR-GP-U1，受到3V_5V_POK控制，3V_5V_POK信号来自芯片TPS51125ARGER-GP。

看芯片TPS51125ARGER-GP的数据手册，分析时序。

TPS51125ARGER-GP时序： 

输入vin（芯片的供电）----》输入高电平e0（开启线性供电

最低0.47元/天 解锁文章
a03910
关注
笔记本的amd平台的板子的上电时序。
a03910的专栏
01-03 2464
芯片的上电时序分析：shdn#是芯片的主开关，用来控制输出ldo3 5v。从标准图上，v+--->ldo3 ldo5受控于(shdn#)--->给vcc供电--->输出ref 2v--->on3。vcc--->on5。然后3vpwm开启，5vpwm开启。先找+3.3v_vbat，这是cmos电池供电给rtc电路的, 发现信号为3D3V_RTC_S5。3D3V_AUX_S5信号来自芯片MAX8734AEEI-GP，这是个3v的ldo供电。所以要输出3v的ldo供电，需要看v+，shdn#引脚。
AMD_NV芯片组上电时序详细解说.
11-23
AMD_NV芯片组上电时序详细解说.
基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案分享
最新发布
haoxingheng的专栏
03-08 896
各位FPGAer周末愉快，今天熊猫君分享一个基于AMD AU15P FPGA的SLVS-EC桥PCIe设计方案。
AMD标准时序名称
12-11
AMD标准时序名称
AMD_FCH时序
07-17
AMD_FCH止电时序，根据广达ZQE.ZQG主板制作，笔记本维修专用资料
IC芯片的时序实现
04-08
介绍了MCU开发中外围IC的使用时序问题，叫你如何根据时序图写驱动代码从而实现相应的时序。
硬件工程师培训教程13 AMD 640 750 芯片组-教程与笔记习题
05-14
AMD 640和750芯片组是AMD公司为桌面平台设计的两款重要的主板芯片组，主要用于支持AMD的处理器，如Athlon 64、Athlon 64 X2和Sempron等。这些芯片组在当时是AMD平台的重要组成部分，它们提供了对64位计算的支持，...
AMD(RS780M)-宏基AS6530时序
08-16
AMD RS780M是一款集成图形处理器（IGP）的芯片组，专为移动平台设计。它集成了ATI Radeon HD 3200图形核心，提供基本的图形处理能力，并支持DirectX 10.1，为日常计算任务和轻度游戏提供足够的性能。RS780M支持双...
如何看芯片时序
11-17
很好的介绍了时序的分析方法。可以很好的移植操作不同的芯片
主板开机原理和时序!
07-15
主板开机原理和时序介绍
数字IC设计之时序分析基础概念汇总
weixin_45230720的博客
09-12 3815
时序分析主要有两种办法:静态时序分析: (static timing analysis，STA)，是遍历电路存在的所有时序路径，根据给定工作条件(PVT)下的时序库.lib文件计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足约束要求，根据最大路径延时和最小路径延时找出违背时序约束的错误。
主板intel、NV、AMD时序与故障检修
09-03
主板intel、NV、AMD时序与故障检修
教会你应该如何读写芯片时序
04-11
现在很多初学者都对时序图很困惑，不知道如何下手。等看了这资料的介绍后，相信你以后看时序图编写程序不会再是问题了。。。
上电时序和复位.bmp
05-13
笔记本上电时序图，大图，简洁明了，懂点技术的一看就会，快来下载试试吧，很不错的图时序哦，VIP培训班的东西，很受用
数字IC/FPGA——时序分析
qq_43433724的博客
04-18 2355
- 时序分析的本质是什么 - 建立时间要求和保持时间要求是如何产生的 - 时序路径共有几种 - 如何确立建立时间要求及slack - 如何确立保持时间要求及slack - 建立时间和保持时间为何可以为负
delay 芯片时序output_芯片设计进阶之路——门控时钟
weixin_39996141的博客
12-16 651
芯片设计进阶之路——门控时钟低功耗深入理解（二）------------------------------------------版权声明：本文作者： 烓围玮未。 主要从事ISP/MIPI/SOC/车规芯片设计首发于知乎专栏：芯片设计进阶之路微信公众号：芯片设计进阶之路转发无需授权，请保留这段声明。------------------------------------------在《芯片设计进...
AMD移动FP5平台时序解释
tianpu2320959696的博客
10-22 564
---》Boot VID固定设置（此时电压soft-start到VID电压值）-->PGOOD输出(达到vid设定电压后）------》CPU(可以外部电路设计）---------》PWROK(CPU返回通知电源ic的能待SVID命令）------》SVI2接口解码--------动态输出电压------》当VID电压又达到boot VID设置电压。:EN_LOW-------->PGOOD立即拉低------》output voltages enter soft-shutdown。
Ryzen平台下内存超频与内存时序
热门推荐
qq_33281710的博客
10-24 1万+
最近在AMD平台超内存，顺便学习下内存知识，以下内容转自： 内存的工作原理及时序介绍 #超频甜点系列# RYZEN内存超频、选购二三事 RYZEN 平台超频的一点研究 在此感谢原贴作者们普及知识以及传授经验！ 内存超频软件推荐： Thaiphoon Burner （内存查看器） DRAM Calculator for Ryzen 1.3.1 （AMD平台内存超频计算器） MemTe...
【转】如何读芯片时序图
age49171的博客
02-21 1383
时序时序，就是按照一定的时间顺序给出信号就能得到你想要的数据，或者把你要写的数据写进芯片；举个62256读数据的例子：先给地址， 地址保持的最短时间是：trc;再给CS片选；片选滞后地址的最短时间可以算出来； 再给OE（读信号）；同样滞后的最短时间也可以算出来；数据线上本来是高阻态；这时，滞后OE一段时间之后，数据输出，直到数据有效输出并保持一段时间；然后OE变高；然后CS变高...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值