软件设计师笔记

数据的表示（进制的转换）

二进制转八进制

三位一组

10001110  （分组求和）

2 1 6

二进制转十六进制

四位一组

10001110   （分组求和）

8      E

 原码反码补码移码

	数值1	数值-1	1-1
原码	0000 0001	1000 0001	1000 0010（-1）
反码	0000 0001 （和原码相同）	1111 1110 （符号位不变 其余取反）	1111 1111  （-0）
补码	0000 0001 （和原码相同）	1111 1111 （在原来反码基础上加一）	0000 0000
移码	1000 0001 （补码基础上首位取反）	0111 1111 （补码基础上首位取反）	1000 0000 （补码基础上首位取反）

数值的表示范围

	整数
原码	-（2n-1 -1）~(2n-1 -1)
反码	-（2n-1 -1）~(2n-1 -1)
补码	-2n-1 ~ 2n-1 -1

浮点数运算

浮点数表示

例如

 小数点左边的数字不能有两位 是一位且是1

CPU

主机包括：

1.主存储器

2.CPU

（一）运算器

1.算术逻辑单元ALU

2.累加寄存器AC

3.数据缓冲寄存器DR

4.状态条件寄存器PSW

（二）控制器

1.程序寄存器PC

2.指令寄存器IR

3.指令译码器

4.时序部件

Flynn

 

体系结构类型	结构	关键特性	代表
单指令流单数据流SISD	控制部分：一个 处理器：一个 主存模块：一个		单处理器系统
单指令流多数据流SIMD	控制部分：一个 处理器：多个 主存模块：多个	各处理器以异步的形式执行同一条指令	并行处理机 阵列处理机 超级向量处理机
多指令单数据流 MISD	控制部分：多个 处理器：一个 主存模块：多个	被证明不可能，至少是不实际	目前没有，有文献称流水线计算机为此类
多指令多数据流：MIMD	控制部分：多个 处理器：多个 主存模块：多个	能够实现作业、任务、指令等各级全面并行	多处理机系统多计算机

CISC与RISC

指令系统类型	指令	寻址方式	实现方式	其他
CISC(复杂)	数量多，使用频率差别大，可变长格式	支持多种	微程序控制技术	研制周期长
RISC(精简)	数量少，使用频率接近，定长格式，大部分为单调期指令，操作寄存器，只有Load/Store操作内存	支持方式少	增加了通用寄存器；硬布线逻辑控制为主；适合采用流水线	优化编译，有效支持高级语言

 

流水线-概念 

程序经过 取指——>分析——>执行

指的是程序执行时 多条指令重叠进行操作的一种准并行处理实现技术。各种部件同时处理是针对不同指令而言的。它们可同时为多条指令的不同部分进行工作，以提高各部件的利用率和指令的平均执行速度。

流水线-流水线计算

流水线周期为执行时间最长的一段

计算公式为：

1条指令的时间 +（指令条数-1）*流水线周期

1.理论公式：（t1+t2+……+tk）*带塔t

2.实践公式:（k+n-1）*带塔t