相应CP15协处理器的寄存器,可从ARM体系结构中得知,但此处用的并不多。
CP15 中的寄存器 C7 用于控制 cache 和写缓冲区。它是一个只写的寄存器,使用 MCR 指令
来写该寄存器,具体格式如下:
MCR P15, 0, <Rd>, <c7>, <CRm>, <opcode_2>
其中, <Rd> 中为将写入 C7 中的数据; <CRm>, <opcode_2> 的不同组合决定执行不同的操作:
----------------------------------------------------------------------------------
<CRm> <opcode_2> 含义 数据
----------------------------------------------------------------------------------
C0 4 等待中断激活 0
C5 0 使用无效整个Cache 0
C5 1 使无效指令Cache 中的某块 虚地址
C5 2